一种基于CPLD和PC I总线的视频采集卡的设计方案
上传时间： 2013-08-24
上传用户：123啊
8051工作于11.0592MHZ,RAM扩展为128KB的628128,FlashRom扩展为128KB的AT29C010A\r\n 128KB的RAM分成4个区(Bank) 地址分配为0x0000-0x7FFF\r\n 128KB的FlashRom分成8个区(Bank) 地址分配为0x8000-0xBFFF\r\n 为了使8051能访问整个128KB的RAM空间和128KB的FlashRom空间,在CPLD内建两个寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
上传时间： 2013-08-30
上传用户：cainaifa
自己现在用的CPLD下载线，用74HC244芯片\r\n要注意设置下载模式
上传时间： 2013-08-31
上传用户：dancnc
本书所要介绍的就是Cadence 公司所出品的Allegro Layout 软件工具，书中每\r\n个章节的出现顺序系按照实际的电路板设计流程而编排，而每一个章节又按照下\r\n列的方式编排，以期让使用者可以较快地进入使用状况
上传时间： 2013-09-05
上传用户：13162218709
\r\n经典的Protel99se入门教程，孙辉著北京邮电大学出版社出版
上传时间： 2013-09-11
上传用户：Yukiseop
用于定量表示ADC动态性能的常用指标有六个，分别是：SINAD(信纳比)、ENOB(有效位 数)、SNR(信噪比)、THD(总谐波失真)、THD + N(总谐波失真加噪声)和SFDR(无杂散动态 范围)
上传时间： 2014-01-22
上传用户：鱼哥哥你好
基于N沟道MOS管H桥驱动电路设计与制作
上传时间： 2014-08-01
上传用户：1109003457
计数器是一种重要的时序逻辑电路，广泛应用于各类数字系统中。介绍以集成计数器74LS161和74LS160为基础，用归零法设计N进制计数器的原理与步骤。用此方法设计了3种36进制计数器，并用Multisim10软件进行仿真。计算机仿真结果表明设计的计数器实现了36进制计数的功能。基于集成计数器的N进制计数器设计方法简单、可行，运用Multisim 10进行电子电路设计和仿真具有省时、低成本、高效率的优越性。
上传时间： 2013-10-11
上传用户：gtzj
在理论模型的基础上探讨了电子势垒的形状以及势垒形状随外加电压的变化, 并进行定量计算, 得出隧穿电压随杂质掺杂浓度的变化规律。所得结论与硅、锗p-n 结实验数据相吻合, 证明了所建立的理论模型在定量 研究p-n 结的隧道击穿中的合理性与实用性。该理论模型对研究一般材料或器件的隧道击穿具有重要的借鉴意义。
上传时间： 2013-10-31
上传用户：summery
Recent advances in low voltage silicon germaniumand BiCMOS processes have allowed the design andproduction of very high speed amplifi ers. Because theprocesses are low voltage, most of the amplifi er designshave incorporated differential inputs and outputs to regainand maximize total output signal swing. Since many lowvoltageapplications are single-ended, the questions arise,“How can I use a differential I/O amplifi er in a single-endedapplication?” and “What are the implications of suchuse?” This Design Note addresses some of the practicalimplications and demonstrates specifi c single-endedapplications using the 3GHz gain-bandwidth LTC6406differential I/O amplifi er.
上传时间： 2013-11-23
上传用户：rocketrevenge
