mbps
共 227 篇文章
mbps 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 227 篇文章，持续更新中。
基于FPGA的USB接口数据采集系统研究
随着科学技术水平的不断提高，在科研和生产过程中为了更加真实的反映被测对象的性质，对测试系统的性能要求越来越高。传统的测试装置，由于传输速度低或安装不便等问题已不能满足科研和生产的实际需要。USB技术的出现很好的解决了上述问题。USB总线具有支持即插即用、易于扩展、传输速率高(USB2.0协议下为480Mbps)等优点，已逐渐得到广泛的应用。 本课题研究并设计了一套基于USB2.0的数据采集系统。论
新型并行Turbo编译码器的FPGA实现
可靠通信要求消息从信源到信宿尽量无误传输，这就要求通信系统具有很好的纠错能力，如使用差错控制编码。自仙农定理提出以来，先后有许多纠错编码被相继提出，例如汉明码，BCH码和RS码等，而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界的一个里程碑。 然而，Turbo码迭代译码复杂度大，导致其译码延时大，故而在工程中的应用受到一定限制，而并行Turbo译码可以很好地解决上述
直序扩频软件无线电发射机研究
软件无线电是无线通信领域继固定到移动、模拟到数字之后的第三次革命，是目前乃至未来的无线电领域的技术发展方向，它在提高系统灵活性上有无可比拟的优势，是实现未来无线通信系统的有效手段。扩频通信具有卓越的抗干扰和保密性能。扩频通信相对于传统的窄带通信，在频谱利用率上也有明显的优势，是未来无线通信系统中的关键技术，直接序列扩频则是其中在民用领域使用最多的一种扩频技术。FPGA在分布式计算、并行处理、流水线
基于FPGA的CCK调制技术的研究
本文以无线局域网IEEE 802．11b标准中的5．5Mbps和11Mbps这两种物理层高速数据传输速率的扩频调制方式——补码键控(CCK)调制为研究对象，对物理层传输原理及传输技术进行了较深入的分析；论述了补码序列；讨论了CCK调制的原理及其实现过程；将CCK调制与多元双正交键控(MBOK)调制进行了比较；应用MaxplusⅡ对CCK调制进行仿真，并对CCK调制性能作了简要的理论分析。 补码序列
（2，1，9）软判决Viterbi译码器的设计与FPGA实现
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上
基于PLC的OFDM调制系统设计与FPGA实现
随着高速电力线通信研究的不断发展，正交频分复用技术逐渐成为其调制技术的主流。目前国内外己经研制出传输速率达10Mbps的电力线调制解调器，但绝大多数产品由于技术问题和应用规范的限制，还处于试用阶段。本文从正交频分复用技术本身入手对电力线调制解调器物理层数据传输做了初步研究。 本文首先研究了正交频分复用技术的基本原理，分析了其用于高速电力线通信的优势和适用性，提出了一个基于OFDM技术的电力线载波通
LonWorks 1.25Mbps双绞线收发器的研制
针对工业现场总线(LonWorks)网络中，对实时数据传输的高速要求，迫切需要高性能的收发器。虽然美国Eche lon 公司是全球生产LonWorks 产品最多，品种最齐全的公司，但是该公司生产的产品
基于FPGA技术的高性能AES_CBC算法的实现研究
AES是美国于2000年10月份确立的高级加密标准，该标准的反馈链路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全数据网络的关键，要保证在公众网上传输的信息不被窃取和偷听，必须对数据进行加密。在不影响网络性能的前提下，快速实现数据加密/解密，对于开发高性能的安全路由器、安全网关等对数据处理速度要求高的通信设备具有重要的意义。 在目前可查询的基于FPGA技
高速Viterbi译码器的FPGA实现
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然
10 100Mbps以太网物理层收发器DM9101的原理与应用
DM9101是Davicom公司开发研制的基于10/100Mbps以太网物理层的单片低功耗收发器,文中介绍了DM9101的特点、引脚功能和工作原理,并给出了一种典型的应用设计电路.
Turbo乘积码技术研究及其FPGA实现
本文系统分析了Turbo 乘积码的原理及性能，详细讨论了各种因素对TPC译码性能的影响，提出了一种适合在FPGA中全数字实现的串行迭代译码算法，然后根据FPC编译码算法，采用Verilog硬件描述语言在FPGA中完成了TPC编译码器的设计、综合和仿真验证。最后在实际的数字接收机中进行了实验测试。实验测试结果表明，本文设计的编译码器能够完成码率高达10Mbps信号的实时TPc编译码，在误码率为10
基于MSP430 的高速串行通信设计
串行通信在基于单片机的应用系统和工控系统中使用得比较广泛。串行通信速率一般在1Mbps 以下，但近年来，对串行口的速度要求越来越高，特别是一些进口的机电产品(如电梯)， 常常用到大于1Mbps 的串行
CY7C68013在数据传输中的应用
USB具有传输速度快，支持热插拔和即插即用，易于扩展，占用的系统资源少等优点。USB1.1支持两种传输速率：l.5Mbps和12Mbps，而USB2.0将速度提高了40倍(即480Mbps)，能够满足
基于ARM处理器的嵌入式防火墙的研究与实现
随着网络规模和性能的迅速增长，网络安全变得越来越重要，传统的边界防火墙是保障网络安全的重要手段，但是它存在防外不防内、容易被绕过、易出现网络瓶颈等缺陷。 嵌入式防火墙(Embedded Firewall，简称EFW)是一种基于嵌入式技术的新型防火墙，它将安全策略延伸到了网络末端，安全措施由硬件系统实施，有效地克服了传统边界防火墙的局限，为企业提供更为完善的网络安全解决方案。这种嵌入式防火墙技术同时
USB2.0规范与EZ-USB FX2高速外设控制器
由Compaq、Intel和Microsoft等公司联合推出的通用串行总线新规范USB2.0支持480Mbps数据传输率,同时又要兼容USB1.1设备,因而对主机控制器、HUB和设备控制器都提出了很高
CPLDFPGA技术在分组密码中的应用研究
随着信息技术的飞速发展,人们对信息安全的要求越来越高,因而利用密码技术对信息进行加密的重要性已日益突出.目前已有分组算法软件实现速度很难突破100Mbps的大关,就算是用DSP来实现,速度也很低.因此,出于速度和安全上的考虑.非常需要用硬件来实现这些算法.比较合适的方法就是用CPLD/FPGA技术,这种方法是实现ASIC技术的必经之路,开发周期短,而且能满足算法设计及其安全的需要.文章分为两部分,
可工作于32-175Mbps的时钟和数据恢复芯片SY87700L及其应用
SY87700L是MICREL公司推出的一种完整的、可将数据速率从32-175Mbps的NRZ数<BR>据流中进行恢复的反相不归零时钟恢复和数据重定时电路芯片,可广泛应用于SONET/SDH/ATM、
基于ARM和FPGA的远程监控系统设计
基于嵌入式技术的远程监控系统可以达到动态、无死角的监控目的，可以对一些特殊环境进行远程监视和控制，且不受湿度、温度等条件的影响，广泛应用于军事、交通、智能家居、医疗监护等多个领域。可以解决传统监控系统将图像采集设备固定在一个地方而使监控范围有限，适用场合少等弊端。 本文设计了一款基于ARM和FPGA的远程监控系统。首先在对远程监控系统功能分析的基础上，设计了以ARM为主控制器和FPGA为辅助控制器
A7125模块规格书
The CM2421PA03 module is designed for 2.4GHz ISM band wireless applications using AMICCOM A7125 FSK transceiver. This module features a fully programmable frequency synthesizer by SPI. The maximum dat
A7130模块，收发一体模块规格书
The ZM2441PA07B module is designed for 2.4GHz ISM band with 17dBm output power wireless applications using AMICCOM’s A7130 FSK/GFSK transceiver and PA AP1110 RF IC. This module features a fully progra