max-log-map
共 18 篇文章
max-log-map 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 18 篇文章，持续更新中。
基于FPGA的高效CTC译码器
卷积Turbo码是一种并行级联的信道编码方案，它通过引用一种次优的迭代译码结构和软输入软输出的最大后验译码算法，在较低的译码复杂度下取得了较优性能。卷积Turbo码的一个显著特性就是在编码和译码结构中引用了交织器，使得卷积Turbo码具有近似伪随机长码的特性，极大的降低了码字的相关性，在AWGN信道下的仿真结果表明，卷积Turbo码的性能可逼近Shannon限。 本文在对CTC编译码结构和原理进行
基于FPGA的Turbo码编译码器研究与实现
本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交织算法，以及伪随机序列模块与帧同步模块，提出了相应解决方案；而在相应的译码器设计中，采用了FPGA设计中“自上而下”的设计方
Turbo码编译器FPGA设计与实现
1993年，Turbo码的提出，以其接近Shannon极限的优异的性能在编码界引起了轰动，并成为研究的热点。随着研究的不断深入和技术的发展，目前，Turbo码已经应用到很多实际通信系统中。同时，如何实现Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码编译码器为研究目标，首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构。然后分析了MAP译码算法
Turbo码编译码以及其FPGA实现的研究
本文以Turbo码译码器的FPGA实现为目标，对Turbo码的迭代译码算法及用硬件语言实现其译码算法进行了深入研究。 本文首先在理论上对Turbo码的编译码原理进行了深入的研究，并用C语言对其MAP译码算法进行了验证仿真，接着就Turbo码MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和测试。随后本文就一些对MAP译码性能起着重要影响的参数也用C程序做了仿真对比。
Turbo码译码算法研究及其FPGA实现
在通信系统中，人们一直致力于信息传输的有效性和可靠性的研究，信道纠错编码技术一直是人们研究的重点。1993年，Turbo码的提出，以其接近Shannon极限的优异的译码性能在编码界引起了轰动，并成为研究纠错编码的热点课题。经过十几年的研究和发展，目前，Turbo码已经走向了实用化的道路，如何用硬件实现有效的Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码译码器为研究目
Turbo码译码算法研究及其FPGA实现.rar
在通信系统中，人们一直致力于信息传输的有效性和可靠性的研究，信道纠错编码技术一直是人们研究的重点。1993年，Turbo码的提出，以其接近Shannon极限的优异的译码性能在编码界引起了轰动，并成为研究纠错编码的热点课题。经过十几年的研究和发展，目前，Turbo码已经走向了实用化的道路，如何用硬件实现有效的Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码译码器为研究目
基于FPGA的高效CTC译码器的设计和实现.rar
卷积Turbo码是一种并行级联的信道编码方案，它通过引用一种次优的迭代译码结构和软输入软输出的最大后验译码算法，在较低的译码复杂度下取得了较优性能。卷积Turbo码的一个显著特性就是在编码和译码结构中引用了交织器，使得卷积Turbo码具有近似伪随机长码的特性，极大的降低了码字的相关性，在AWGN信道下的仿真结果表明，卷积Turbo码的性能可逼近Shannon限。 本文在对CTC编译码结构和原理进行
基于FPGA的Turbo码编译码器研究与实现.rar
本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交织算法，以及伪随机序列模块与帧同步模块，提出了相应解决方案；而在相应的译码器设计中，采用了FPGA设计中“自上而下”的设计方
Turbo码编译器FPGA设计与实现.rar
1993年，Turbo码的提出，以其接近Shannon极限的优异的性能在编码界引起了轰动，并成为研究的热点。随着研究的不断深入和技术的发展，目前，Turbo码已经应用到很多实际通信系统中。同时，如何实现Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码编译码器为研究目标，首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构。然后分析了MAP译码算法
TDSCDMA系统中基于FPGA的Turbo码编译码器的实现.rar
Turbo码的性能接近Shannon限，凭借极其优异的性能，Turbo码在提出之际就在编码领域引起轰动，成为该领域研究的热点。但是Turbo码有着译码算法复杂、译码延时长和消耗资源多等缺点。为了将Turbo码更加有效的应用于现实通信中，几十年来人们对其硬件实现做出了大量的研究工作。 本论文的展开是围绕广东省科技计划项目和广州市科技计划项目进行的。项目的工作是设计了一套基于FPGA的适用于TD-SC
DVB-RCS2 Turbo码max-log-map译码程序
max-log-map,DVB-RCS,Turbo,译码,程序
max-log-map算法的C语言的实现
max-log-map算法的C语言的实现，能计算出所需要的LLR，做出软判决和硬判决。
包括turbo码编译码程序
包括turbo码编译码程序，译码算法包括sova及max-log-map算法，并有完整链路验证其性能。
改进的Max-Log-Map译码算法的DSP实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.909090042114258px; ">针对传统的Max-Log-Map译码算法时效性差、存储空间开销大的特点，本文对传统的Max-Log-Map译码算法进行了
Turbo码译码算法研究及其FPGA实现
在通信系统中，人们一直致力于信息传输的有效性和可靠性的研究，信道纠错编码技术一直是人们研究的重点。1993年，Turbo码的提出，以其接近Shannon极限的优异的译码性能在编码界引起了轰动，并成为研究纠错编码的热点课题。经过十几年的研究和发展，目前，Turbo码已经走向了实用化的道路，如何用硬件实现有效的Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码译码器为研究目
Turbo码编译器FPGA设计与实现
1993年，Turbo码的提出，以其接近Shannon极限的优异的性能在编码界引起了轰动，并成为研究的热点。随着研究的不断深入和技术的发展，目前，Turbo码已经应用到很多实际通信系统中。同时，如何实现Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码编译码器为研究目标，首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构。然后分析了MAP译码算法
基于FPGA的Turbo码编译码器研究与实现
本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交织算法，以及伪随机序列模块与帧同步模块，提出了相应解决方案；而在相应的译码器设计中，采用了FPGA设计中“自上而下”的设计方
Turbo码编译码以及其FPGA实现的研究
本文以Turbo码译码器的FPGA实现为目标，对Turbo码的迭代译码算法及用硬件语言实现其译码算法进行了深入研究。 本文首先在理论上对Turbo码的编译码原理进行了深入的研究，并用C语言对其MAP译码算法进行了验证仿真，接着就Turbo码MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和测试。随后本文就一些对MAP译码性能起着重要影响的参数也用C程序做了仿真对比。