基于FPGA的高效CTC译码器的设计和实现.rar

卷积Turbo码是一种并行级联的信道编码方案，它通过引用一种次优的迭代译码结构和软输入软输出的最大后验译码算法，在较低的译码复杂度下取得了较优性能。卷积Turbo码的一个显著特性就是在编码和译码结构中引用了交织器，使得卷积Turbo码具有近似伪随机长码的特性，极大的降低了码字的相关性，在AWGN信道下的仿真结果表明，卷积Turbo码的性能可逼近Shannon限。 本文在对CTC编译码结构和原理进行深入理解的基础上，通过计算机仿真对当前主流的CTC译码算法的计算复杂度和性能进行了分析比较，采用了一种低复杂度、高性能的增强型Max-Log-MAP译码算法，完成了CTC译码器的设计与实现，获得了较好的译码效果。 在分析BCJR算法的基础上，详细讨论了CTC应用中的符号MAP算法、Log-MAP算法、Max-Log-MAP算法和非二进制符号增强型Max-log-MAP译码算法，以及Turbo码的一种分支SOVA算法的实现方案，并对以上算法的实现复杂度、性能进行了比较。 完成基于C语言的CTC仿真平台，在AWGN信道下CTC译码器进行了仿真分析，对影响CTC译码器的一些关键参数进行了比较和讨论，确定在AWGN信道下设计CTC译码器的最佳方案。 在对CTC译码器设计时，采用了交织器、滑动窗技术，完成了CTC译码器的Verilog描述、仿真，并将得到的仿真结果进一步和C语言下的CTC仿真结果进行比较，表明其性能接近C语言仿真模型。验证CTC译码器时，完成了FPGA原型验证方案，并在WiMAX的基带系统中完成了性能测试。本文所作的研究工作对于未来在无线基带系统中进一步设计更高性能的CTC译码器奠定了良好的基础，具有重要的意义。

点击标签浏览更多相关技术资料资源：