用VHDL语言编写的LDPC码硬件实现语言
用VHDL语言编写的LDPC码硬件实现语言,相对于verilog的,比较简单...
用VHDL语言编写的LDPC码硬件实现语言,相对于verilog的,比较简单...
LDPC码校验节点(checknode)进行奇偶校验方程时的vhdl编程,硬件语言实现...
LDPC码的消息节点(Bitnode)消息更新过程的VHDL语言实现...
引入PEG(Progressive-edge-growth)算法来构造适合线性时间编码的LDPC校验矩阵,译码时采用简化最小和Min-Sum译码算法实现简化译码.仿真结果表明,该方法能够构造适合LDPC码的线性时间编码的下三角校验矩阵日,并且用此方法构造的LDPC码性能非常接近原来PEG算法构造的L...
LDPC码的编解码程序,很好,对于学习LDPC编码的人来说很值得一看...