PCB LAYOUT初学者必看!
PCB LAYOUT技术大全---初学者必看! PROTEL相关疑问 1.原理图常见错误: (1)ERC报告管脚没有接入信号: a. 创建封装时给管脚定义了I/O属性; b.创建元件或放置元件时修改了不一致的...
layout optimization技术资料下载专区,收录345份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
PCB LAYOUT技术大全---初学者必看! PROTEL相关疑问 1.原理图常见错误: (1)ERC报告管脚没有接入信号: a. 创建封装时给管脚定义了I/O属性; b.创建元件或放置元件时修改了不一致的...
该文档为Cadence-virtuoso-layout-edit-制做-pcell使用讲解文档,是一份很不错的参考文档,可以下载来看看...
影响共面波导特性阻抗的主要因素有,基材介电常数(通常为 4.2~4.6,这里取 4.4)、信号层与参考地间距 H、线宽 W、对地间隙 S、铜皮厚度 T。表 1 列出了不同信号层与参考地间距 H 和铜皮厚度 T=0.035mm时,50 欧姆特...