搜索结果
找到约 14 项符合
jedec 的查询结果
按分类筛选
DSP编程 TMS320C6711的上电自检 This source code is ultimately used to create a JEDEC programming file used * to p
TMS320C6711的上电自检 This source code is ultimately used to create a JEDEC programming file used
* to program the Flash ROM on the C6711 DSK.
FlashMX/Flex源码 Update Jedec Specification Common Flash Interface (CFI) JESD68.01 (Minor Revision to JESD68, Sept
Update Jedec Specification
Common Flash Interface (CFI)
JESD68.01
(Minor Revision to JESD68, September 1999)
技术资料 LPDDR3 JEDEC官方标准 JESD209-3C，共158页
Low Power Double Data Rate 3（LPDDR3） JEDEC官方标准共158页。
技术资料 DDR3U JEDEC 官方标准文档 JESD79-3-2.pdf
DDR3U JEDEC 官方标准文档
学术论文 DDR2控制器IP的设计与FPGA实现.rar
DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外，大量的嵌入式系统也纷纷采用DDR2内存，越来越多的SoC系统芯片中会集成有DDR2接口模块。因此，设计一款匹配DDR2的内存控制器将会具有良好的应用前景。 论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思 ...
ALTERA FPGA开发软件 ABEL4.0 0
ABEL设计软件是一种高级编译型可编程逻辑设计软件， 只需要输入符合语法规定的逻辑描述，就能设计各种不同类型 的PLD器件。这种软件可以对用户的逻辑设计进行语法检查、 逻辑化简、自动生成符合标准的JEDEC文件（“．JED”文件）， 还能将用户的设计要求与所选器件的功能相结合，分析检查用 户的设计目的是否切实可行，目前 ...
可编程逻辑 通用阵列逻辑GAL实现基本门电路的设计
通用阵列逻辑GAL实现基本门电路的设计
一、实验目的
1.了解GAL22V10的结构及其应用；
2.掌握GAL器件的设计原则和一般格式；
3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计；
4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。
二、实验原理
1. 通用阵列逻辑GAL22V10
通用阵列逻辑GAL是由可编程的与阵列、固定（ ...
系统设计方案 The AT24C512 provides 524,288 bits of serial electrically erasable and programmable read only memor
The AT24C512 provides 524,288 bits of serial electrically erasable and programmable
read only memory (EEPROM) organized as 65,536 words of 8 bits each. The device鈥檚
cascadable feature allows up to four devices to share a common two-wire bus. The
device is optimized for use in many industrial and c ...
技术资料 JEDEC JESD22-B116 键合剪切试验
半导体器件 引线键合试验方法。