一种基于DSP的人工耳蜗语音处理器设计
传统的人工耳蜗语音处理器采用ASIC设计,投入成本高,可移植性差,设计了一种基于TMS320VC5509A的人工耳蜗语音处理器。该处理器采用双麦克风接受语音信号,实现了语音信号的自适应噪声消除和CIS (Continuous Interleaved Sampling) 方案。同一段语音由DSP采样处...
传统的人工耳蜗语音处理器采用ASIC设计,投入成本高,可移植性差,设计了一种基于TMS320VC5509A的人工耳蜗语音处理器。该处理器采用双麦克风接受语音信号,实现了语音信号的自适应噪声消除和CIS (Continuous Interleaved Sampling) 方案。同一段语音由DSP采样处...
基于DSP Builder数字信号处理器的FPGA设计...
针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP Builder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程,设计了一个12阶FIR 低通数字滤波器,通过Quartus 时序仿真及嵌入式逻辑分析仪...
一种具有功耗管理特性的DSP处理器的结构设计。该处理器采用4级流水线和增强型的哈佛并行系统结构及完善的时钟管理模块,提供了一种DSP处理器的集成设计。...
NiosII软核处理器是Altera公司开发,基于FPGA操作平台使用的一款高速处理器,为了适应高速运动图像采集,提出了一种基于NiosII软核处理的步进电机接口设计,使用verilog HDL语言完成该接口设计,最后通过QuartusII软件,给出了实验仿真结...