搜索结果
找到约 16 项符合
i1 的查询结果
按分类筛选
DSP编程 generates (i1)!/(i1-i2)!=i1*(i1-1)*...*(i1-i2+1).
generates (i1)!/(i1-i2)!=i1*(i1-1)*...*(i1-i2+1).
PCB相关 差分阻抗
当你认为你已经掌握了PCB 走线的特征阻抗Z0,紧接着一份数据手册告诉你去设计一个特定的差分阻抗。令事情变得更困难的是,它说:“……因为两根走线之间的耦合可以降低有效阻抗,使用50Ω的设计规则来得到一个大约80Ω的差分阻抗!”这的确让人感到困惑!这篇文章向你展示什么是差分阻抗。除此之外,还讨论了为什么是这样, ...
电源技术 谐振式激光器恒流充电电源的设计
基于串联潴振电路结构。同定导通时间、变频控制以及零电流切换的技术 ,为激光器高压储能电容设计了20kV/50mA的恒流充电电源。对随着充电电 增高,谐振频率漂移引起的开关非零切换问题,设汁了零电流同步开天探测控制电路。充电电压和充电电流的大小}I1微处理器控制。前者正比丁充电电流脉冲的总个数,后者则正比于开关工 ...
可编程逻辑 差分阻抗
当你认为你已经掌握了PCB 走线的特征阻抗Z0,紧接着一份数据手册告诉你去设计一个特定的差分阻抗。令事情变得更困难的是,它说:“……因为两根走线之间的耦合可以降低有效阻抗,使用50Ω的设计规则来得到一个大约80Ω的差分阻抗!”这的确让人感到困惑!这篇文章向你展示什么是差分阻抗。除此之外,还讨论了为什么是这样, ...
数据结构 求解网络中的最短路径。假设某个计算机网络有n个站点
求解网络中的最短路径。假设某个计算机网络有n个站点,依次编号为1,2,…,n;有的站点之间有直接的线路连接(即这两个站点之间没有其它站点),有的站点之间没有直接的线路连接。如果用三元组(i,j,f)来表示该网络中的站点I和站点j之间有直接的线路连接且它们之间的距离为f 当已知该网络各站点之间的直接连接情况由m个三元 ...
数据结构 问题描述 序列Z=<B
问题描述
序列Z=<B,C,D,B>是序列X=<A,B,C,B,D,A,B>的子序列,相应的递增下标序列为<2,3,5,7>。
一般地,给定一个序列X=<x1,x2,…,xm>,则另一个序列Z=<z1,z2,…,zk>是X的子序列,是指存在一个严格递增的下标序列〈i1,i2,…,ik〉使得对于所有j=1,2,…,k使Z中第j个元素zj与X中第ij个元素相同。
给定2个序列X和 ...
数据结构 对PL0原编译器进行了以下的扩充:1.增加以下保留字else(elsesym), for(forsym),to(tosym),downto(downtosym),return(returnsym),[
对PL0原编译器进行了以下的扩充:1.增加以下保留字else(elsesym), for(forsym),to(tosym),downto(downtosym),return(returnsym),[(lmparen),](rmparen)
2.增加了以下的运算符:+=(eplus),-=(eminus),++(dplus),--(dminus)
取址运算符&(radsym),指向运算符@(padsym)
3.修改单词:修改不等号#为<>
4.扩充语句:(1)增加了else ...
系统设计方案 摘要:基于通信技术的列车运行控制系统(CBTC)是铁路信号的发展方向
摘要:基于通信技术的列车运行控制系统(CBTC)是铁路信号的发展方向,交频分复用
OFDM)是一种无线环境下的高速传输技术,它对高速列车控制信息传输中卞要受到的由于多
径传播引起的快衰落所产生的影响有很强的抵抗能力.本文首先介绍了OFDM技术的发展和
基本原理,然后在计算机上用M atlal〕对其性能进行了仿真,仿真中将OFDM ...
数学计算 Problem B:Longest Ordered Subsequence A numeric sequence of ai is ordered if a1 < a2 < ... &l
Problem B:Longest Ordered Subsequence
A numeric sequence of ai is ordered if a1 < a2 < ... < aN. Let the subsequence of the given numeric sequence (a1, a2, ..., aN) be any sequence (ai1, ai2, ..., aiK), where 1 <= i1 < i2 < ... < iK <= N. For example, sequence (1, 7, 3, 5, 9, 4, 8) has ordered subse ...
VHDL/FPGA/Verilog verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout inpu
verilog code
4-bit carry look-ahead adder
output [3:0] s //summation
output cout //carryout
input [3:0] i1 //input1
input [3:0] i2 //input2
input c0 //前一級進位