hdl 
共 13 篇文章
hdl  相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 13 篇文章，持续更新中。
HDL Chip Design
·HDL Chip Design
Recommended HDL Coding Styles
·比较典型的代码风格介绍
《Verilog HDL 硬件描述语言》
·详细说明：正式出版物《Verilog HDL 硬件描述语言》一书的精美 PDF 电子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目 录译者序前言第1章 简介&
Verilog HDL Synthesis, A Practical Primer
·Verilog HDL Synthesis, A Practical Primer
Verilog HDL 综合实用教程
· 内容提要 本书的鲜明特色在于帮助读者全面、正确地理解Verilog硬件描述语言的综合。本书以电路综合为目标，针对各种语言结构逐一讨论了其可综合性、仿真与综合时的语义差别以及相关的各种相关的各种用法，给出了大量示例，对各种似是而非的用法作了对比，指出了其语义差别和所综合出的电路在功能上的差异。本书的另一特色在于详细介绍了设计模型的优化技术和验证技术。本书内容全面、
硬件工程师 培训教材，嵌入式高级班培训教材 高清文字版pdf
<p>康耘电子硬件工程师培训教材
嵌入式高级班培训教材</p><p>第 第 1 章 常用电路元件 9</p><p><br/></p><p>第 第 2 章 存储器类型及扩展 30</p><p><br/></p><p>第 第 3 章 开关电源技术 39</p><p><br/></p><p><br/></p><p><br/></p
ARM M0实验报告
用 verilog HDL 语言搭建一个以 ARM Cortex-M0 为处理器核的嵌入式SOC系统,系统包含以下几个部分： <br />
(1)ARM Cortex-M0核 <br />
(2)AHB总线译码器 <br />
(3)AHB总线从设备多路复用器 <br />
(4)片上存储
riscv课程设计报告
riscv课程设计报告，用 Verilog HDL 语言实现一个五级流水线的 RISC-V 的指令子集，并在仿真软件上加载要求的测试程序和数据，仿真结果正确。只设计 CPU 流水线，不要求设计 Cache 控制器（即不考虑 cache 相联关系）。 CPU中需要的I-Cache，
流水线-点灯
用FPGA做的跑马点灯程序： 采用VERILEG hdl 语言编写代码。
《Verilog HDL 硬件描述语言》
·详细说明：正式出版物《Verilog HDL 硬件描述语言》一书的精美 PDF 电子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目 录译者序前言第1章 简介&
Verilog HDL 综合实用教程
· 内容提要 本书的鲜明特色在于帮助读者全面、正确地理解Verilog硬件描述语言的综合。本书以电路综合为目标，针对各种语言结构逐一讨论了其可综合性、仿真与综合时的语义差别以及相关的各种相关的各种用法，给出了大量示例，对各种似是而非的用法作了对比，指出了其语义差别和所综合出的电路在功能上的差异。本书的另一特色在于详细介绍了设计模型的优化技术和验证技术。本书内容全面、
HDL Chip Design
·HDL Chip Design
Verilog HDL Synthesis, A Practical Primer
·Verilog HDL Synthesis, A Practical Primer