hDl
共 1,574 篇文章
hDl 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 1574 篇文章，持续更新中。
CRC32算法的Verilog代码
采用先进的Verilog HDL语言，该资源提供了一种高效且可靠的CRC32算法实现。基于IEEE标准设计，确保了在数据传输过程中的错误检测能力，特别适用于网络通信和存储系统中对数据完整性的验证。此代码段不仅展示了硬件描述语言的精妙运用，也为开发者提供了直接可用的模块，加速开发流程。
virtex5_hdl
适用于Xilinx Virtex-5系列FPGA开发的HDL原语学习资料，这份详尽的学习手册涵盖了从基础到高级的应用技巧，帮助您快速掌握Virtex-5 FPGA的设计与优化。无论您是初学者还是有经验的工程师，都能从中受益匪浅。本手册不仅提供了丰富的实例代码，还包含了详细的解释和注释，确保您可以轻松理解和应用这些知识。免费下载，完整无缺。
VRILOG上手教程
本教程全面介绍了Verilog HDL编程的基础知识，从简单的加法器、乘法器到减法器等基本数字电路模块的设计方法。无论您是电子工程专业的学生还是从事嵌入式系统开发的工程师，都能通过这份资料快速掌握Verilog语言的核心概念与实践技巧。特别适合初学者入门以及有一定基础的技术人员深入学习使用。所有示例代码完整提供，并且支持免费下载。
FPGA例程之DS18B20
本资源提供了一套完整的FPGA与DS18B20数字温度传感器的接口例程，适用于需要精确测量环境温度的应用场景。通过这份详尽的代码示例，您可以快速掌握如何在FPGA项目中集成温度监测功能，非常适合初学者入门以及经验丰富的工程师参考使用。该例程不仅展示了硬件描述语言（HDL）编程技巧，还涵盖了从初始化到数据读取的全过程，是学习FPGA与外设通信不可多得的好资料。现在就免费下载这份高质量、结构清晰的FP
Designing_with_Cyclone_and_Cyclone_II
这份《Designing with Cyclone and Cyclone II》资料是专为希望深入了解ALTERA Cyclone系列FPGA设计的工程师准备的。内容涵盖了从基础概念到高级应用技巧，包括但不限于硬件描述语言（HDL）编程、IP核集成以及系统级设计方法论等关键知识点。无论您是初学者还是有一定经验的设计者，都能从中获得宝贵的知识与灵感。本资源完全免费提供完整版下载，助您快速掌握Cyc
MATLAB在FPGA开发中的应用
这份详尽的资源深入探讨了MATLAB在FPGA开发中的应用，对于希望利用MATLAB强大的算法设计与仿真能力来加速FPGA项目开发的工程师来说，是一份不可或缺的学习材料。内容覆盖从基础概念到高级技巧，包括如何使用HDL Coder将MATLAB代码转换为VHDL/Verilog，以及通过Simulink进行系统级设计的最佳实践。无论是初学者还是有经验的专业人士都能从中受益匪浅。本资料完全免费提供下
基于verilogHDL的DDS任意波形发生器设计
本资源提供了一套基于Verilog HDL语言实现的直接数字合成（DDS）任意波形发生器设计方案。通过详细解析DDS原理及其在FPGA上的具体实现方法，帮助电子工程师快速掌握利用硬件描述语言进行复杂信号处理的能力。特别适合于需要自定义波形输出的应用场景，如通信系统、音频处理等领域。此文档不仅包含了完整的代码示例，还提供了详尽的设计思路与调试技巧分享，是学习和实践DDS技术的理想选择。现在即可免费下
基本运算逻辑和它们的Verilog HDL模型
本资源深入解析了基本运算逻辑及其对应的Verilog HDL模型，是FPGA设计工程师不可或缺的学习资料。通过实例与理论相结合的方式，帮助读者快速掌握数字电路设计的核心技术。无论是初学者还是有一定经验的开发者，都能从中受益匪浅。特别适合那些希望提升自己在可编程逻辑器件领域技能的人士。现在即可免费下载完整版，开启您的高效学习之旅。
diamond1.1基础应用及增量编译
Lattice HDL开发软件介绍，最新版本的Lattice dimond
verilog hdl硬件语言描述
verilog教学语言，详细描述了verilog的语法规范与使用方法
vcs5.0
vcs5.0,verilog hdl快速，效率更更高的仿真工具
verilog_hdl
本资料可作为学习verilog的入门资料，其中对verilog的各项基本概念都有清晰的介绍
fifo堆栈
VHDL Test Bench created by HDL Bencher 1.02
-- Mon Feb 05 11:59:49 2001
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
LIBRARY UNISIM;
hzwjy2100
秒表设计 verilog hdl quartusii 9.0 modelsim 仿真平台
hzwjy2100
十六位乘法器 verilog hdl quartusii 9.0 modelsim 仿真平台
数字钟
基本的verilog HDL数字钟程序代码，有秒点闪烁，清零，调时功能
vhdl按键消抖模块
verilog hdl 的按键消抖模块，大家可以看一下
verilog_hdl按键去抖动算法模块
使用Verilog_HDL实现按键去抖算法模块的编写，文件中包含所有编译文件和工程文件，可以直接运行使用……
ddr_sdram
ddr_sdram 控制器HDL完成的srr文件，经过验证综合可以直接使用
Verilog_HDL数字设计与综合
夏宇闻译_Verilog_HDL数字设计与综合_夏宇闻译(第二版)
电子版的