gold+sequence 技术资料

汇集 gold+sequence 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。

收录资源 103 份 全站深度检索
源码文件

基于VHDL实现可编程的GOLD码生成器,支持周期与相位灵活调整,适用于通信系统中需要动态编码的应用场景。代码经过多个项目验证,可直接部署至FPGA开发板进行测试与使用。

源码文件

论文讨论的是基于VHDL 实现在系统编程平衡GOLD 码逻辑电路设计,给出周期与相位可编程平衡GOLD 码生成电路设计方案。该方案由最长线性移位寄存器与可选反馈支路构成。在此基础上,论文给出了可实现G

压缩工程

介绍了m序列与Gold序列的各自特点,从基本原理性能和构造出发,着重比较了性能方面的区别并进行了仿真。