本资料是关于Altera FPGA的选型及开发，内容大纲是：Altera的 FPGA体系结构简介；Altera的 FPGA选型策略；嵌入式逻辑分析工具SignalTAPII的使用；基于CPLD的FPGA配制方法。
上传时间： 2013-10-23
上传用户：tb_6877751
sopc开发板标准NIOSII模块，用于EP1C6Q240C8芯片（FPGA）
上传时间： 2015-12-13
上传用户：wkchong
EP1C6Q240C6开发板原理图，Altera公司的Cyclone系列FPGA—EP1C6Q240
上传时间： 2013-12-18
上传用户：731140412
ALTERA Nios II Embedded Evaluation Kit开发板制造商(terasic)提供的多媒体显示板（Terasic Multimedia Touch Panel Daughter Board (MTDB)）扩展开发包。 里为有两个开源的例子 1.MTDB_SD_Card_Audio,从SD卡中读取WAV文件然后通过DA播放，这个对不SD Card的初学者非常的有用，可以知道使用FPGA SPI来读写SD CARD。 2.MTDB_Systhesizer,使用FPGA来做电子琴，要用FPGA来做合成器的看这个。 国内部分地区的网络对TERASIC封杀，原因不明，这个包是使用代理下载的，非常不容易。
标签： Evaluation Multimedia Embedded terasic
上传时间： 2013-11-30
上传用户：bruce
描述了一个开发板的电路原理图，包括接收，传送，处理等功能，含有一片fpga，数模转化芯片电源等
上传时间： 2014-01-17
上传用户：zsjzc
MYD-Y7Z010/007S开发板 开发板 由 MYC-Y7Z010/007S核心板 加 MYB-Y7Z010/007S底板 组成 。核心板 核心板 采用了 Xilinx最新的基于 最新的基于 最新的基于 28nm工艺的 工艺的 Zynq-7000 All Programmable SoC平 台， 集成了 集成了 单/双核 ARM Cortex-A9处理器和 处理器和 处理器和 FPGA，具有 高性能，低功耗 高性能，低功耗 高性能，低功耗 高性能，低功耗 ，高扩展等特性 ，高扩展等特性 ，高扩展等特性 ，高扩展等特性 ， 能在工业设计中满足各种 工业设计中满足各种 工业设计中满足各种 工业设计中满足各种 工业设计中满足各种 需要。 底板 搭载 以太 网口， 网口， USB 2.0接口， 接口， TF卡接口， 卡接口， RS232， RS485，CAN等多种 接口 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 Linux，提供包括用户手册， ， 提供包括用户手册， 提供包括用户手册， 提供包括用户手册， 提供包括用户手册， 提供包括用户手册PDF底板原理图， 外扩接口驱动底板原理图， 外扩接口驱动底板原理图， 外扩接口驱动底板原理图， 外扩接口驱动底板原理图， 外扩接口驱动BSP源码包，开发工具等 源码包，开发工具等 源码包，开发工具等 源码包，开发工具等 ，为开发 者提供了完善的软件为开发 者提供了完善的软件为开发 者提供了完善的软件为开发 者提供了完善的软件为开发 者提供了完善的软件为开发 者提供了完善的软件环境， 帮助 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降
上传时间： 2022-02-12
上传用户：
FPGA开发全攻略(下册) 如何克服 FPGA I/O 引脚分配挑战 作者：Brian Jackson 产品营销经理Xilinx, Inc. brian.jackson@xilinx.com 对于需要在 PCB 板上使用大规模 FPGA 器件的设计人员来说，I/O 引脚分配是必须面对的众多挑战之一。 由于众多原因，许多设计人员发表为大型 FPGA 器件和高级 BGA 封装确定 I/O 引脚配置或布局方案越来越困难。 但是组合运用多种智能 I/O 规划工具，能够使引脚分配过程变得更轻松。 在 PCB 上定义 FPGA 器件的 I/O 引脚布局是一项艰巨的设计挑战，即可能帮助设计快速完成，也有可能造 成设计失败。 在此过程中必须平衡 FPGA 和 PCB 两方面的要求，同时还要并行完成两者的设计。 如果仅仅针 对 PCB 或 FPGA 进行引脚布局优化，那么可能在另一方面引起设计问题。 为了解引脚分配所引起的后果，需要以可视化形式显示出 PCB 布局和 FPGA 物理器件引脚，以及内部 FPGA I/O 点和相关资源。 不幸的是，到今天为止还没有单个工具或方法能够同时满足所有这些协同设计需求。 然而，可以结合不同的技术和策略来优化引脚规划流程并积极采用 Xilinx® PinAhead 技术等新协同设计工 具来发展出一套有效的引脚分配和布局方法。 赛灵思公司在 ISE™ 软件设计套件 10.1 版中包含了 PinAhead。 赛灵思公司开发了一种规则驱动的方法。首先根据 PCB 和 FPGA 设计要求定义一套初始引脚布局，这样利 用与最终版本非常接近的引脚布局设计小组就可以尽可能早地开始各自的设计流程。 如果在设计流程的后期由 于 PCB 布线或内部 FPGA 性能问题而需要进行调整，在采用这一方法晨这些问题通常也已经局部化了，只需要 在 PCB 或 FPGA 设计中进行很小的设计修改。
标签： FPGA开发全攻略
上传时间： 2022-03-28
上传用户：默默
感谢您使用 Altera DE教学开发板。这块板子的着眼于为在数字逻辑，计算机组织和FPGA方面的学习提供一个理想的工具。它在硬件和CAD工具上应用先进的技术为学生和专业人员展示了一个宽广的主题。该板具有多种特点，非常适合各大学课程在实验室环境下的一系列设计项目和非常复杂尖端的数字系统的开发和应用。Altera公司为DE2板提供了套支持文件，例如学习指导，现成的教学实验练习和丰富的插图说明DE2的特点DE2板是以 Cyclonell2C35FPGA为特点的672针引脚的包装。板上所有重要的部件都与板上的芯片相连，使用户能够控制板上各种的操作DE2板包括了很多开关（兼有拨动开关和按键），发光二极管和七段数码管。在更多进一步的实验中还用到了SRAM，SDRAM Fash以及16×驸字符液晶。需要进行处理器和O接口试验时，可以简单的用 Altera Niosll处理器和象RS-232和PS/2标准接口。进行涉及音频和视频的实验时，也有标准MC、line-in video-in（TV Decoder）和VGA（10-bit dac），这些特点都能够被用来制作CD质量的音频应用程序和专业的视频图象。为了能够设计更强大的项目，DE2还提供了USB20接口（包括主、从USB），10/100M自适应以太网，红外（lRDA）接口，以及SD卡接口。最后，可以通过两排扩展O口与其它用户自定义的板子相连。
标签： altera
上传时间： 2022-04-01
上传用户：bluedrops
FPGA开发全攻略-工程师创新设计宝典-基础篇+技巧篇-200页第一章、为什么工程师要掌握FPGA开发知识？作者：张国斌、田耘2008 年年初，某著名嵌入式系统IT 公司为了帮助其产品售后工程师和在线技术支持工程师更好的理解其产品，举行了ASIC/FPGA 基础专场培训．由于后者因为保密制度而只能接触到板级电路图和LAYOUT，同时因ASIC/FPGA 都是典型的SoC 应用，通常只是将ASIC/FPGA 当作黑盒来理解，其猜测性读图造成公司与外部及公司内部大量的无效沟通．培训结束后, 参与者纷纷表示ASIC/FPGA 的白盒式剖析极大提高了对产品的理解，有效解决了合作伙伴和客户端理解偏异性问题，参加培训的工程师小L 表示：“FPGA 同时拥有强大的处理功能和完全的设计自由度，以致于它的行业对手ASIC 的设计者在做wafer fabrication 之前, 也大量使用FPGA 来做整个系统的板级仿真，学习FPGA 开发知识不但提升了我们的服务质量从个人角度讲也提升了自己的价值。”实际上，小L 只是中国数十万FPGA 开发工程师中一个缩影，目前，随着FPGA 从可编程逻辑芯片升级为可编程系统级芯片，其在电路中的角色已经从最初的逻辑胶合延伸到数字信号处理、接口、高密度运算等更广阔的范围，应用领域也从通信延伸到消费电子、汽车电子、工业控制、医疗电子等更多领域，现在，大批其他领域的工程师也像小L 一样加入到FPGA 学习应用大军中。未来，随着FPGA 把更多的硬核如PowerPC™ 处理器等集成进来，以及采用新的工艺将存储单元集成，FPGA 越来越成为一种融合处理、存储、接口于一体的超级芯片，“FPGA 会成为一种板级芯片，未来的电子产品可以通过配置FPGA 来实现功能的升级，实际上，某些通信设备厂商已经在尝试这样做了。”赛灵思公司全球资深副总裁汤立人这样指出。可以想象，未来，FPGA 开发能力对工程师而言将成为类似C 语言的基础能力之一，面对这样的发展趋势，你还能简单地将FPGA 当成一种逻辑器件吗？还能对FPGA 的发展无动于衷吗？电子
标签： fpga
上传时间： 2022-04-30
上传用户：fliang
Altera(Intel)_Cyclone10_10CL006开发板资料硬件参考设计+逻辑例程。QM_Cyclone10_10CL006开发板主要特征参数如下所示： 主控FPGA：10CL006YU256C8G； 主控FPGA外部时钟源频率：50MHz； 10CL006YU256C8G芯片内部自带丰富的Block RAM资源； 10CL006YU256C8G芯片逻辑单元数为6K LE； QM_Cyclone10_10CL006开发板板载MP2359高效率DC/DC提供FPGA芯片工作的3.3V电源； QM_Cyclone10_10CL006开发板引出了两排64p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等； QM_Cyclone10_10CL006开发板引出了芯片的3路按键用于测试； QM_Cyclone10_10CL006开发板引出了芯片的2路LED用于测试； QM_Cyclone10_10CL006开发板引出了芯片的JTAG调试端口，采用双排10p、2.54mm的排针；
上传时间： 2022-05-11
上传用户：qingfengchizhu
