╭════════════════╮ ║ 中国电子发烧友下载说明 ║ ╭══════┤ ├══════╮ ║ ║ http://WWW.elecfans.COM ║ ║ ║ ╰════════════════╯ ║ ║ ╭═══════════════════════╮ ║ ╰══┤ 解压密码:www.elecfans.com ├═══╯╭════╯ ═════════════════════ ╰═════╮║ ║║ 您下载的该文件来自电子发烧友下载中心(www.elecfans.com) ║║ ║║ 使用前请您先阅读以下条款，否则请勿使用本站提供的文件！ ║║ 1) 本站不保证所提供软件或书籍的完整性和安全性。 ║║ 2) 请在使用前查毒 (这也是您使用其它网络资源所必须注意的) 。 ║║ 3) 由本站提供的软件或书籍对您计算机造成严重后果的本站概不负责。 ║║ 4) 转载本站提供的资源请勿删除本说明文件。 ║║ 5) 本站提供的软件或书籍均为网上搜集，仅学习使用，严禁用于商业用途 ║║ 如果该软件或书籍涉及或侵害到您的版权请立即写信通知我们。 ║║ 6) 本站默认的解压密码为www.elecfans.com ║║ ║║ 有任何问题可到技术论坛(bbs.jfsky.com)，在那里您可以得到更多 ║║ 的技术支持！ ║║ ║║ 联系管理员: dplion@126.com ║║ 电子发烧友网，电子工程师的学习乐园！！！ ║║ 再次感谢您对本站的支持！ ║║ ║║ ║ ╰══════════════════════════════════╯ ║ http://www.elecfans.com ║ ║ ╭───────────────────────╮ ║ ╰══┤ ================================ ├══╯ ╰───────────────────────╯ 本公司系统列网站： http://www.jfsky.com 飓风软件园( 各类经典软件） http://www.qqfl.com QQ风浪 (QQ表情尽在其中) http://www.hotym.com 晨风源码 (程序代码尽情下载) http://www.21down.cn 世纪软件下载 (绿色软件下载园地) 欢迎您的光临，您的满意是我们永恒的追求！
上传时间： 2013-10-18
上传用户：wendy15
wodeziliao
上传时间： 2013-11-02
上传用户：rolypoly152
PIC16C54C为8位单片机，指令字长12位，全部指令都是单字节指令，系统为哈佛结构，数据总线和程序总线各自独立分开，数据总线宽度为8位，程序总线宽度为12位，内部程序存储器为512×12位，内部数据寄存器为32×8位。 PIC16C54C有12根双向可独立编程I/O引脚，分为PortA和PortB两个端口，其中PortA为RA0～RA3，PortB为RB0～RB7，每根I/O引脚可由程序来编程决定其输入输出方向。 PIC16C54C提供四种可选振荡方式： - RC，低成本的阻容振荡方式 - XT，标准晶体/陶瓷振荡 - HS，高速晶体/陶瓷振荡 - LP，低功耗，低频晶体振荡 更多锁相环知识请访问 http://www.elecfans.com/zhuanti/PLL.html
上传时间： 2013-12-23
上传用户：dianxin61
摘要! 就如何使用单片机对旋转增量编码器鉴相进行了研究! 给出了常用的鉴相算法以及识 别"毛刺#的方法!并通过在!AVR单片机上编程验证了所给出的鉴相方法$ 更多编码器知识请访问http://www.elecfans.com/zhuanti/20111111242149.html
上传时间： 2013-11-16
上传用户：wojiaohs
C8051F330低成本智能单相交流电压表方案(取代传统动圈表) 该方案采用的http://www.elecfans.com/soft/33/2010/单片机集成度高，资源丰富。与其它类型的http://www.elecfans.com/soft/33/2010/单片机相比，所需要外加的外围器件最少，是做智能单相电流电压表最理想的一款http://www.elecfans.com/soft/33/2010/单片机。
上传时间： 2013-10-27
上传用户：z754970244
单片机接口技术(C51版)例程源代码:文件名基本与教材中的例题序号一致，如"例3-2"的源程序为"Ch3-2"。有些程序在使用前请参阅程序开头的注释，这些注释解释了程序使用方法。欢迎到您提出宝贵意见，可到bbs.elecfans.com留言或就具体问题进行交流。
上传时间： 2013-10-18
上传用户：huang111
//芯片资料请到www.elecfans.com查找 //DS1820 C51 子程序//这里以11.0592M晶体为例，不同的晶体速度可能需要调整延时的时间//sbit DQ =P2^1;//根据实际情况定义端口 typedef unsigned char byte;typedef unsigned int word; //延时void delay(word useconds){ for(;useconds>0;useconds--);} //复位byte ow_reset(void){ byte presence; DQ = 0; //pull DQ line low delay(29); // leave it low for 480us DQ = 1; // allow line to return high delay(3); // wait for presence presence = DQ; // get presence signal delay(25); // wait for end of timeslot return(presence); // presence signal returned} // 0=presence, 1 = no part //从 1-wire 总线上读取一个字节byte read_byte(void){ byte i; byte value = 0; for (i=8;i>0;i--) { value>>=1; DQ = 0; // pull DQ low to start timeslot DQ = 1; // then return high delay(1); //for (i=0; i<3; i++); if(DQ)value|=0x80; delay(6); // wait for rest of timeslot } return(value);} //向 1-WIRE 总线上写一个字节void write_byte(char val){ byte i; for (i=8; i>0; i--) // writes byte, one bit at a time { DQ = 0; // pull DQ low to start timeslot DQ = val&0x01; delay(5); // hold value for remainder of timeslot DQ = 1; val=val/2; } delay(5);} //读取温度char Read_Temperature(void){ union{ byte c[2]; int x; }temp; ow_reset(); write_byte(0xCC); // Skip ROM write_byte(0xBE); // Read Scratch Pad temp.c[1]=read_byte(); temp.c[0]=read_byte(); ow_reset(); write_byte(0xCC); //Skip ROM write_byte(0x44); // Start Conversion return temp.x/2;}
上传时间： 2013-11-03
上传用户：hongmo
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-13
上传用户：瓦力瓦力hong
解压密码：www.elecfans.com 随着微电子技术的迅速发展以及集成电路规模不断提高，对电路性能的设计 要求越来越严格，这势必对用于大规模集成电路设计的EDA 工具提出越来越高的 要求。自1972 年美国加利福尼亚大学柏克莱分校电机工程和计算机科学系开发 的用于集成电路性能分析的电路模拟程序SPICE（Simulation Program with IC Emphasis）诞生以来，为适应现代微电子工业的发展，各种用于集成电路设计的 电路模拟分析工具不断涌现。HSPICE 是Meta-Software 公司为集成电路设计中 的稳态分析，瞬态分析和频域分析等电路性能的模拟分析而开发的一个商业化通 用电路模拟程序，它在柏克莱的SPICE（1972 年推出），MicroSim公司的PSPICE （1984 年推出）以及其它电路分析软件的基础上，又加入了一些新的功能，经 过不断的改进，目前已被许多公司、大学和研究开发机构广泛应用。HSPICE 可 与许多主要的EDA 设计工具，诸如Candence,Workview 等兼容，能提供许多重要 的针对集成电路性能的电路仿真和设计结果。采用HSPICE 软件可以在直流到高 于100MHz 的微波频率范围内对电路作精确的仿真、分析和优化。在实际应用中， HSPICE能提供关键性的电路模拟和设计方案，并且应用HSPICE进行电路模拟时， 其电路规模仅取决于用户计算机的实际存储器容量。 The HSPICE Integrator Program enables qualified EDA vendors to integrate their products with the de facto standard HSPICE simulator, HSPICE RF simulator, and WaveView Analyzer™. In addition, qualified HSPICE Integrator Program members have access to HSPICE integrator application programming interfaces (APIs). Collaboration between HSPICE Integrator Program members will enable customers to achieve more thorough design verification in a shorter period of time from the improvements offered by inter-company EDA design solutions.
上传时间： 2013-11-10
上传用户：123312
好好保存哦
上传时间： 2013-11-04
上传用户：inwins
