crc hdl

lte系统物理信道crc检码程序

lte系统物理信道crc检码程序，上下行都有使用

标签： lte crc 物理信道

上传时间： 2013-12-27

上传用户：qq21508895
CRC算法原理及实例

CRC算法原理及实例

标签： CRC 算法原理

上传时间： 2017-02-11

上传用户：maizezhen
crc校验

crc校验，modbus的CRC校验，已经过测试，方便实用

标签： crc

上传时间： 2017-02-13

上传用户：erkuizhang
CRC编码的基本实现

CRC编码的基本实现，希望对大家有帮助：）

标签： CRC 编码

上传时间： 2017-02-13

上传用户：watch100
C++ BUILDER 写的CRC校验码程序！CRCC（X16+X12+X5+1）

C++ BUILDER 写的CRC校验码程序！CRCC（X16+X12+X5+1）

标签： BUILDER CRCC CRC 16

上传时间： 2013-12-04

上传用户：kernaling
详细介绍了CRC的相关原理和标准

详细介绍了CRC的相关原理和标准，特别适合硬件语言开发所用

标签： CRC 详细介绍标准

上传时间： 2017-02-15

上传用户：bcjtao
What is Verilog? ➥ Verilog HDL is a Hardware Description Language (HDL) ➥ Verilog HDL

What is Verilog? ➥ Verilog HDL is a Hardware Description Language (HDL) ➥ Verilog HDL allows describe designs at a high level of abstraction as well as the lower implementation levels ➥ Primary use of HDLs is the simulation of designs ➥ Verilog is a discrete event time simulator What is VeriWell? ➥ VeriWell is a comprehensive implementation of Verilog HDL

标签： Verilog HDL 10149 Description

上传时间： 2017-02-18

上传用户：
Advanced HDL Design Training On Xilinx FPGA

Advanced HDL Design Training On Xilinx FPGA

标签： Advanced Training Design Xilinx

上传时间： 2014-01-10

上传用户：hoperingcong
此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7

此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过. 文件中有详细的注解. 此模块具有对于PS/2时钟和数据线的滤波功能,这样减少外部干扰，保证通信的可靠性！

标签： Verilog Quartus EPM7 8.1

上传时间： 2017-02-20

上传用户：集美慧
这是用MCS51编的Modbus传输的CRC校验源程序

这是用MCS51编的Modbus传输的CRC校验源程序，以通过实战的校验，简短！

标签： Modbus MCS CRC 51

上传时间： 2017-02-20

上传用户：royzhangsz