源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity clock is port ( inclk: in std_logic; ke…
cpld 源代码
CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 40 / 50 页
源码文件
源码文件
源码文件
源码文件
; .\CPLD.SRC generated from: CPLD.C ; COMPILER INVOKED BY: ; C:\Keil\C51\BIN\C51.EXE CPLD.C BROWSE DEBUG OBJECTEXTEND SRC…
源码文件
*PSD814U6 12 FS0 = !pdn & a15; FS1 = FS2 = FS3 = FS4 = FS5 = FS6 = FS7 = CSBOOT0 = !pdn & !a15 & !a14 & !a13; CSB…
源码文件
:01000000FF00 :020000024000BC :03000B000207EBFE :1007EB00C0E0C0D0C28C7448258AF58A74F4258C7D :1007FB00F58CD28C050DE50D7002050CD…
源码文件
*PSD814U6 12 *Warning Start 0 PSDsoft has detected that non-MCU or non-DSP signals used in the selection of one or more PSD mem…
源码文件
{ "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" { } { } 3} { "Info" "…
源码文件
{ "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" { } { } 3} { "Info" "…