CPLD与8051的总线接口VHDL源码
cpld 技术资料
CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术,从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
除法器实验 verilog CPLD EPM1270 源代码
多路选择器 verilog CPLD EPM1270 源代码
模拟交通灯 verilog CPLD EPM1270 源代码
基于DSP与CPLD的智能断路器控制方案,融合高速处理与可编程逻辑,适用于工业自动化场景,提升设备响应精度与稳定性。
实现出租车计费功能的CPLD/FPGA方案,采用硬件逻辑设计,具备高实时性和稳定性,可直接用于生产环境的嵌入式系统开发。适用于交通设备控制与计费逻辑实现。
难得一见的完整毕业设计资料,基于ARM与CPLD的LED彩屏显示系统实现方案。涵盖硬件设计、逻辑控制与通信协议,技术细节详实,可直接用于实际项目或课程设计。
5分钟学会 使用 CPLD VHDL语言
这是一个用于XILINX的CPLD案例,很实用的。
可编程逻辑器件相关专辑 96册 1.77GAltera FPGA/CPLD设计 高级篇 335页 23.6M.pdf