搜索结果
找到约 2 项符合
clk4 的查询结果
按分类筛选
系统设计方案 clk4 时钟分频设计用于FPGA入门设计
clk4 时钟分频设计用于FPGA入门设计
书籍源码 夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件
夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试）
modelsim工程文件，包括书中所测试的三个程序和相关数据，绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的，只有一个mcu的代码，但很多和书中的是不一样的，自己改了下下~`````大家多多支持啊~`我觉得书中也还是有些不尽如人意的地方，如clk_gen.v中clk2,clk ...