cadence pspice
共 8 篇文章
cadence pspice 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 8 篇文章，持续更新中。
带有增益提高技术的高速CMOS运算放大器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构，利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度，100 MS/s采样频率的高速流
单端10-bit SAR ADC IP核的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.909090042114258px; ">本设计通过采用分割电容阵列对DAC进行优化，在减小了D/A转换开关消耗的能量、提高速度的基础上，实现了一款采样速度为1
cadence操作常用快捷键总结
schematic常用快捷键 x：检查并存盘 s：存盘 [：缩小 ]：放大 F：整图居中显示 u：撤销上一次操作 Esc：清楚刚键入的命令 c：复制 m：移动
一种基于gm_ID方法设计的可变增益放大器
<span id="LbZY">提出了一种基于gm /ID方法设计的可变增益放大器。设计基于SMIC90nmCMOS工艺模型，可变增益放大器由一个固定增益级、两个可变增益级和一个增益控制器构成。固定增益级对输入信号预放大，以增加VGA最大增益。VGA的增益可变性由两个受增益控制器控制的可变增益级实现。运用gm /ID的综合设计方法，优化了任意工作范围内，基于gm /ID和VGS关系的晶体管设计，实
高增益低功耗恒跨导轨到轨CMOS运放设计
<span id="LbZY">基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕度为63
基于SLPS的模拟电路故障样本自动获取技术
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">故障样本数据的获取是模拟电路故障诊断中最基本的步骤。为了实现短时间内多次进行故障注入、获取大量样本数据，提出了基于SLPS的样本数据自动获取技术。利用SLPS将PSpice与Matlab结合，采用Matlab
OrCAD_PSpice简明教程
教你如何使用Pspice进行电路的仿真，是学习模拟电路不可或缺的资料之一哦
电子学实验
<P>课程目标：培养学生设计与实作电子电路的基本能力。</P>
<P>课程内容：电子仪表的认识与使用<BR> 电晶体电路<BR> &nb