一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.
cache+coherent 热门资料
汇集 cache+coherent 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
An Overview of the Coherent Acoustics Coding System(by Mike Smyth) 一本讲DTS编码细节的书,深入浅出
学习写cache驱动程序的好助手,希望大家认真学习!
针对嵌入式CPU 指令处理速度与存储器指令存取速度不匹配问题,本文基于FPGA 设计并实现了可以有效解决这一问题的指令Cache。根据嵌入式五级流水线CPU 特性,所设计指令Cache 的地址映射方式
有关cache结构设计,很不错的书籍
介绍几种典型目录一致性协议并分析它们的优缺点。在综合全映射目录和有限目录优点的基础上,通过在存储器层上增加一个存储器高速缓存(Cache)层的方式,提出并讨论一种改进后的Cache一致性协议。该协议相
AES加密快速实现中利用了查表操作,查表的索引值会影响Cache命中率和加密时间,而查表的索引值和密钥存在密切关系。通过分析AES最后一轮加密过程中查表索引值与密文和最后一轮子密钥的关系,以及它们对C
·摘要: 在含Cache的处理器中,代码排布和指令预取是减少取指延迟的常用技术.代码排布侧重研究代码执行的空间相对位置,指令预取则关注于代码执行的时间相对关系.片上Trace技术非入侵地获得程序的执行路径及时间信息,将代码执行的时空关系联系起来,因此为排布技术…
TMS320DM642 DSP 是TI 公司新近推出的一款高性能数字多媒体处理器,它的两级高速缓存(Cache)结构为高复杂度视频编码算法的高效率实现提供了有力的保证。综合考虑视频编码算法特点和Cac
随着Internet技术和应用的飞速发展,网络性能的需求不断增加,一方面,网络应用对安全网关设备的性能要求越来越高,另一方面,安全网关类产品应用越来越广泛,从典型的防火墙扩展到UTM、IPS等等。这些应用即有强大丰富的报文分析和流量分析功能,也需要对经过本设备…