CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
在使用Flash 存储数据时，有时需要对其设计读写控制逻辑。本文介绍了用VHDL 语言在CPLD内部编程，实现对F
针对嵌入式系统的精简特性，提出一种通过1个中断源高效管理多个串行口的有效方法，不但节省系统资源， 而且实现了多个串行口中断的无漏检测与服务。
循环冗余码校验(CRC)是一种可靠性很高的串行数据校验方法。介绍循环冗余码校验的基本原理，并分别用单片机和CPLD 作了循环冗余码校验的软件实现和硬件实现。包括汇编语言和VHDL 语言源程序。
·摘要： 结合继电保护测试装置的研制体会,介绍基于DSP的CPLD多方案现场可编程配置方法,给出硬件的配置连接、CPLD配置数据的获取与存储方法和CPLD在DSP控制下的被动串行配置过程.设计中,不用专用配置PROM,配置方案由...
Reducing time to market is critical in today’s highly competitivemarketplace, and designers ofte
· 摘要： 本文介绍了CPLD器件的特点、功能、使用方法和实际使用经验,指出CPLD器件在设计DSP外围电路方面的突出优点.使用CPLD器件设计的DSP系统更加紧凑和合理.并通过实际系统应用,给出了CPLD器件使用的一...
资料->【C】嵌入系统->【C2】IC设计与FPGA->【2】FPGA、CPLD->pld与cpld数字电路设计??使用machxl 229页 3.3M.pdf