CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术,从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
YLP270开发板光盘附带的cpld逻辑试验
基于CPLD的扰码与解扰码器的设计,扰码用M序列实现,m序列级数和频率可选
通过VERILOG HDL语言使用CPLD连接PS2键盘.
介绍了各种cpld的配置和下载方法,对初学者有帮助。
DSP与CPLD通信方法 有需要的请下载
基于CPLD的数字采集系统, 值得借鉴.
atmel公司arm926 开发办cpld源代码vhdl写的,\r\n供大家参考
采用CPLD来培植ALTERA公司的CYCLONE系列FPGA,(AS,PS,FAS)可选
CPLD数字电路设计--使用MAX+plusⅡ入门篇
基于CPLD-FPGA的半整数分频器的设计,用于设计EDA
加载登录表单中...
加载注册表单中...
加载表单中...