搜索结果
找到约 37 项符合
booth 的查询结果
按分类筛选
VHDL/FPGA/Verilog 在MAXPLUSII下实现BOOTH算法
在MAXPLUSII下实现BOOTH算法，可以进行任意位K×K的乘法
数据结构 实现二进制定点运算: 1.定点整数补码加法 2.定点整数补码减法 3.定点小数Booth补码一位乘法 4.定点小数原码一位除法（加减交替法） 5.定点小数补码一位除法（加减交替法）
实现二进制定点运算:
1.定点整数补码加法
2.定点整数补码减法
3.定点小数Booth补码一位乘法
4.定点小数原码一位除法（加减交替法）
5.定点小数补码一位除法（加减交替法）
6.定点小数原码一位乘法
7.定点小数原码两位乘法
8.定点整数原码乘法
9.定点整数原码除法 ...
VHDL/FPGA/Verilog 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法
一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。 ...
VHDL/FPGA/Verilog -- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k
-- Booth Multiplier
-- This file contains all the entity-architectures for a complete
-- k-bit x k-bit Booth multiplier.
-- the design makes use of the new shift operators available in the VHDL-93 std
-- this design passes the Synplify synthesis check
-- download from: www.fpga.com.cn & www.pld.com. ...
VHDL/FPGA/Verilog the booth algorithm to implement the 32bits multiplication.
the booth algorithm to implement the 32bits multiplication.
软件设计/软件工程 目录: 0、 约定 1、 无符号数一位乘法 2、 符号数一位乘法 3、 布思算法(Booth algorithm) 4、 高基(High Radix)布思算法 5、 迭代算法 6、
目录:
0、 约定
1、 无符号数一位乘法
2、 符号数一位乘法
3、 布思算法(Booth algorithm)
4、 高基(High Radix)布思算法
5、 迭代算法
6、 乘法运算的实现——迭代
7、 乘法运算的实现——阵列
8、 乘加运算
9、 设计示例1 —— 8位、迭代
1、 实现方案1 —— 一位、无符号
2、 实现方案2 —— 一位、布思
3、 实 ...
其他 -- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit
-- Booth Multiplier
-- This file contains all the entity-architectures for a complete
-- k-bit x k-bit Booth multiplier.
-- the design makes use of the new shift operators available in the VHDL-93 std
-- this design passes the Synplify synthesis check
VHDL/FPGA/Verilog booth乘法器电路
booth乘法器电路，基四实现，附带有testbench
VHDL/FPGA/Verilog booth 乘法器 不同于传统的算法实现
booth 乘法器 不同于传统的算法实现
其他 为提高乘法运算速度本设计采用Booth算法
为提高乘法运算速度本设计采用Booth算法，Booth编码算法的优点有两个：一是减少了部分积的个数；二是可同时适用于有符号数运算和无符号数运算。