addr
共 49 篇文章
addr 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 49 篇文章，持续更新中。
2401源码
// 包含头文件
//------------------------------------------------------------------------------------
//是模拟 IO， 主 IIC
#include "BasType.h"
#include "RegDefs.h" // SFR declarations
#includ
2410addr.c
usos程序设计与制作 很有帮助的 希望有用 的
20094432846
旨在建立一个通讯录系统，系统中保存着各人员的姓名、电话、Email以及与本人的关系（亲戚、同学、朋友、同事等）等信息，通过该系统的简单界面可以对通讯录进行新建、浏览、查找、更新、删除等操作。-Addr
FX_prg_port_addr.pdf.zip
三菱plc工控自动化及模拟仿真软件工控自动化
通讯调试工具V1.25.rar
简单说明
工具支持：串口通讯、串口代理、TCP、UDP、Telnet、Ping、TFtp等通讯测试
1、本工具支持固定预定义命令，命令可以进行分组，由树形控件管理。点击“命令编辑”即可编辑预定义命令，
编辑保存后点击“命令更新”按钮，新命令即显示在左侧“命令树”中，预定义命令支持ASCII码字符串格式
、十六进制格式与转义（混合）命令格式（如"abc
12345
DMX512ADDR.rar
DMX512测试程序/地址设置（检测），实现对DMX512协议的操作。
RDA1846S初始化设置
<p>关于对讲机在移动接受时，会有”咔咔”的噪声问题，现把软件方面的解决方案罗列如下：</p><p><br/></p><p>主要是修改软件初始化的寄存器设置：</p><p><br/></p><p>软件初始化寄存器设置：</p><p><br/></p><p>注：数据格式(REG_Addr,REG_ HighByte Value,REG_LowByteValue)</p><p><br/></p><p>
STM32F103驱动W5500网络程序
<p>#include "W5500.h"</p><p>/***************----- 网络参数变量定义-----***************/</p><p>unsigned char Gateway_IP[4];// 网关IP 地址</p><p>unsigned char Sub_Mask[4]; // 子网掩码</p><p>unsigned char Phy_
一博科技PCB设计指导书VER1.0. 66页
<p>一博科技PCB设计指导书VER1.0. 66页</p><p><br/></p><p>常见信号介绍 1.1 数字信号 1.1.1 CPU 常称处理器，系统通过数据总线、地址总线、控制总线实现处理器、控制芯片、存 储器之间的数据交换。 地址总线：ADD* （如：ADDR1） 数据总线：D* （如：SDDATA0） 控制总线：读写信号（如
verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型
<p>verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型</p><p><br/></p><p>//`timescale 1ns/1ps</p><p>module I2C_slv (</p><p>input [6:0] slv_id,</p><p>input RESET,</p><p>input &nb
RFID读卡模块RC522串口读写器13.56mhz ic卡设计射频模块串口文档资料+Rc522Ma
<p>RFID读卡模块RC522串口读写器13.56mhz ic卡设计射频模块串口文档资料+Rc522Manager上位机API工具软件</p><p>1).MF RC522 是应用于 13.56MHz 非接触式通信中高集成度读写卡系列芯 片中的一员。是 NXP 公司针对“三表”应用推出的一款低 电压、低成本、 体积小的非接触式读写卡芯片，是智能仪表和便携 式手持设备研发的较好 选择。 2).MF
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR
<p>基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的</p><p>TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus
FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartu
<p>FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。</p><p>module top(</p><p> input &nbs
IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件: module
<p>IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件:</p><p>module i2c_dri</p><p> #(</p><p> parameter SLAVE_ADDR = 7'b1010000 , //EEPROM从机地址
FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件
<p>FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。</p><p>1 实验简介</p><p>在前面的实验中我们练习了 SD 卡读写，VGA 视频显示等例程，本实验将 SD 卡里的 BMP 图</p><p>片读出，写入到外部存储器，再通过 VGA
FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+
<p>FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。</p><p>ADC 模块型号为 AN9238，最大采样率 65Mhz，精度为</p><p>12 位。实验中把 AN9238 的 2 路输入以波形方式在 HDMI 上显示出来，我们可以用更加直观
12345
<br />
<br />
/****************temic*********t5557***********************************/ <br />
#include <at892051.h> <br />
#include <string.h>
client socket include <sys/types.h> include <sys/socket.h> include <stdio.h> i
client socket
include <sys/types.h>
include <sys/socket.h>
include <stdio.h>
include <netinet/in.h>
include <arpa/inet.h>
include <unistd.h>
int main()
CC2520+STM32
#define RF_CHANNEL 25 // 2.4 GHz RF channel<br />
<br />
// BasicRF address definitions µØÖ·¶¨Òå<br />
#define PAN_ID
一本介绍gnu二进制工具的手册
一本介绍gnu二进制工具的手册，包括ar nm objcopy objdump addr2line等等的详尽介绍。