xilinx的ml505开发板驱动SDRAM例程
标签： sdram 505 200 Mhz ml 开发板 驱动
上传时间： 2019-08-27
上传用户：蒙奇D小鬼
vivado2019 license,可以破解xilinx的开发工具vivodo2019
上传时间： 2020-09-23
上传用户：
XILINX的sp6实用手册，自己看吧，挺不错的！！！！！
上传时间： 2020-12-03
上传用户：
资料共5G，Zynq 7020平台，包括FPGA、SDK源码，例程源码，各种图像处理，人工智能算法，原理图，PCB，适合做项目移植、项目开发
上传时间： 2021-12-20
上传用户：wangshoupeng199
MYD-Y7Z010/007S开发板 开发板 由 MYC-Y7Z010/007S核心板 加 MYB-Y7Z010/007S底板 组成 。核心板 核心板 采用了 Xilinx最新的基于 最新的基于 最新的基于 28nm工艺的 工艺的 Zynq-7000 All Programmable SoC平 台， 集成了 集成了 单/双核 ARM Cortex-A9处理器和 处理器和 处理器和 FPGA，具有 高性能，低功耗 高性能，低功耗 高性能，低功耗 高性能，低功耗 ，高扩展等特性 ，高扩展等特性 ，高扩展等特性 ，高扩展等特性 ， 能在工业设计中满足各种 工业设计中满足各种 工业设计中满足各种 工业设计中满足各种 工业设计中满足各种 需要。 底板 搭载 以太 网口， 网口， USB 2.0接口， 接口， TF卡接口， 卡接口， RS232， RS485，CAN等多种 接口 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 ，方便评估或集成。开发板采用 Linux，提供包括用户手册， ， 提供包括用户手册， 提供包括用户手册， 提供包括用户手册， 提供包括用户手册， 提供包括用户手册PDF底板原理图， 外扩接口驱动底板原理图， 外扩接口驱动底板原理图， 外扩接口驱动底板原理图， 外扩接口驱动底板原理图， 外扩接口驱动BSP源码包，开发工具等 源码包，开发工具等 源码包，开发工具等 源码包，开发工具等 ，为开发 者提供了完善的软件为开发 者提供了完善的软件为开发 者提供了完善的软件为开发 者提供了完善的软件为开发 者提供了完善的软件为开发 者提供了完善的软件环境， 帮助 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降低产品开发周期，实现快速上市。 降
上传时间： 2022-02-12
上传用户：
本文主要介绍如何在Wado设计套件中进行时序约束，原文出自 xilinx中文社区。1 Timing Constraints in Vivado-UCF to xdcVivado软件相比于sE的一大转变就是约束文件，5E软件支持的是UcF（User Constraints file，而 Vivado软件转换到了XDc（Xilinx Design Constraints）。XDC主要基于SDc（Synopsys Design Constraints）标准，另外集成了Xinx的一些约束标准可以说这一转变是xinx向业界标准的靠拢。Altera从 TimeQuest开始就一直使用SDc标准，这一改变，相信对于很多工程师来说是好事，两个平台之间的转换会更加容易些。首先看一下业界标准SDc的原文介绍：Synopsys widely-used design constraints format, known as sDc, describes the design intent"and surrounding constraints for synthesis, clocking, timing, power, test and environmental and operating conditions. sDc has been in use and evolving for more than 20 years, making it the most popular and proven format for describing design constraints. Essentially all synthesized designs use SDc and numerous EDa companies have translators that can read and process sDc
标签： vivado
上传时间： 2022-03-26
上传用户：
FPGA开发全攻略(下册) 如何克服 FPGA I/O 引脚分配挑战 作者：Brian Jackson 产品营销经理Xilinx, Inc. brian.jackson@xilinx.com 对于需要在 PCB 板上使用大规模 FPGA 器件的设计人员来说，I/O 引脚分配是必须面对的众多挑战之一。 由于众多原因，许多设计人员发表为大型 FPGA 器件和高级 BGA 封装确定 I/O 引脚配置或布局方案越来越困难。 但是组合运用多种智能 I/O 规划工具，能够使引脚分配过程变得更轻松。 在 PCB 上定义 FPGA 器件的 I/O 引脚布局是一项艰巨的设计挑战，即可能帮助设计快速完成，也有可能造 成设计失败。 在此过程中必须平衡 FPGA 和 PCB 两方面的要求，同时还要并行完成两者的设计。 如果仅仅针 对 PCB 或 FPGA 进行引脚布局优化，那么可能在另一方面引起设计问题。 为了解引脚分配所引起的后果，需要以可视化形式显示出 PCB 布局和 FPGA 物理器件引脚，以及内部 FPGA I/O 点和相关资源。 不幸的是，到今天为止还没有单个工具或方法能够同时满足所有这些协同设计需求。 然而，可以结合不同的技术和策略来优化引脚规划流程并积极采用 Xilinx® PinAhead 技术等新协同设计工 具来发展出一套有效的引脚分配和布局方法。 赛灵思公司在 ISE™ 软件设计套件 10.1 版中包含了 PinAhead。 赛灵思公司开发了一种规则驱动的方法。首先根据 PCB 和 FPGA 设计要求定义一套初始引脚布局，这样利 用与最终版本非常接近的引脚布局设计小组就可以尽可能早地开始各自的设计流程。 如果在设计流程的后期由 于 PCB 布线或内部 FPGA 性能问题而需要进行调整，在采用这一方法晨这些问题通常也已经局部化了，只需要 在 PCB 或 FPGA 设计中进行很小的设计修改。
标签： FPGA开发全攻略
上传时间： 2022-03-28
上传用户：默默
为了提高超高频RFID系统中阅读器在低信噪比的情况下仍具有较高的识别能力,提出一种基于FPGA系统结合软件无线电方法实现超高频RFID射频前端电路方案。超高频射频识别系统必须符合EPC Class 1generation 2标准,所设计的电路系统以Xilinx公司的XC6SLX16-2CSG324FPGA芯片为硬件基础,将数字基带调制解调和中频滤波电路在FPGA系统中设计实现,重点阐述了射频前端电路的设计结构、AD/DA转换电路,以及数字滤波器的设计。实验结果表明,所设计的超高频RFID阅读器简化了前端电路系统结构,提升了稳定性,增强了抗干扰能力。该电路系统在信噪比较低的情况下,能够较好地实现915MHz频率的射频接收和发送。In order to improve the reader UHF RFID system still has a higher ability to identify,in the case of low signal-to-noise ratio.The UHF RFID systems must comply with EPC Class 1 generation 2 standard.In this paper,the design of the circuit system based on Xilinx＇s XC6SLX16-2CSG324 FPGA chip,and presents UHF RFID RF front-end circuit with software radio based on FPGA system.Digital baseband modem and IF filter circuit is designed and implemented in the FPGA system,and focused on designing the structure of the RF front-end circuit,AD/DA conversion circuits,and digital filter.Experimental results show that the UHF RFID reader de...
标签： 915mhz 超高频 rfid 阅读 射频 前端 电路 设计
上传时间： 2022-04-17
上传用户：shjgzh
逻辑器件分成两类：① 固定的或定制的。② 可编程的或可变的。其中，固定的或定制的逻辑器件通常称为专用芯片（ASIC）。ASIC 是为了满足特定的用途而设计的芯片，例如 MP3 解码芯片等。其优点是通过固化的逻辑功能和大规模的工业化生产，降低了芯片的成本，同时提高了产品的可靠性。随着集成度的提高，ASIC 的物理尺寸也在不断的缩小。但是，ASIC 设计的周期很长，而且投资大，风险高。一旦设计结束后，功能就固化了，以后的升级改版困难比较大。电子产品的市场正在逐渐细分，为了满足快速产品开发，产生了现场可编程逻辑器件（FPGA）。 自 1984 年 Xilinx 公司推出了第一片现场可编程逻辑器件（FPGA）至今，FPGA 已经历了 20 几年的快速发展历程。特别是近几年来，更是发展迅速。FPGA 的逻辑规模已经从最初的 1000 个可用门发展到现在的1000 万个可用门。FPGA 技术之所以具有巨大的市场吸引力，其根本原因在于：FPGA 不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、投入少，芯片价格不断下降。FPGA 正在越来越多地取代传统上 ASIC，特别是在小批量、个性化的产品市场方面
标签： fpga
上传时间： 2022-04-22
上传用户：
FPGA核心知识详解与开发技巧对初级FPGA工程师而言，必须掌握FPGA相关基础知识、精通硬件描述语言、熟练数字电路设计、加强工程项目的实践。应广大初级FPGA工程师/FPGA爱好者之需，电子发烧友网策划整合并隆重推出FPGA核心知识详解与开发技巧电子书，以后会陆续推出其他章节，敬请广大工程师朋友继续关注和留意。目录1、FPGA核心知识详解（1）：FPGA入门必备2、FPGA核心知识详解（2）：FPGA入门书籍推荐篇3、FPGA核心知识详解（3）：那些让FPGA初学者纠结的仿真4、FPGA开发技巧（1）5、FPGA开发技巧（2）6、FPGA开发技巧（3）7、FPGA开发技巧（4）8、FPGA开发技巧（5）9、FPGA开发技巧（6）你能从这本书中学到什么本书主要讲解FPGA相关基础知识、精通硬件描述语言、熟练数字电路设计、加强工程项目的实践，包括：FPGA入门必备FPGA入门书籍推荐篇那些让FPGA初学者纠结的仿真FPGA开发技巧（6篇）适宜人群本书籍主要介绍FPGA设计技巧，适合电子类专业的学生、初级电子工程师需要学习FPGA设计知识的从业人员希望加强FPGA设计技能的电子爱好者FPGA学习笔记之时序处理技巧时序分析是FPGA设计中永恒的话题，也是FPGA开发人员设计进阶的必由之路。慢慢来，先介绍时序分析中的一些基本概念。应广大初级FPGA工程师/FPGA爱好者之需，电子发烧友网策划整合并隆重推出FPGA学习笔记之时序处理技巧电子书，以后会陆续推出其他章节，敬请广大工程师朋友继续关注和留意。目录1时序分析中的一些基本概念2FPGA进行静态时序分析3Xilinx FPGA编程技巧常用时序约束方法48 忠告 FPGA系统设计时序检查问题5如何有效的管理FPGA设计中的时序问题你能从这本书中学到什么本书主要讲解FPGA时序分析的基本概念及常见问题的解决办法，包括：时序分析中的一些基本概念FPGA进行静态时序分析Xilinx FPGA编程技巧常用时序约束方法8 忠告 FPGA系统设计时序检查问题如何有效的管理FPGA设计中的时序问题适宜人群本书籍主要介绍FPGA设计技巧，适合电子类专业的学生、初级电子工程师需要学习FPGA设计知识的从业人员希望加强FPGA设计技能的电子爱好者
标签： fpga
上传时间： 2022-05-02
上传用户：XuVshu
