IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块，仿真时该文件也要加入工程。（在 ISE中点中该核，在对应的 processes 窗口中运行“ View Verilog Functional Model ”即可查看该 .v 文件）。如下图所示。
上传时间： 2013-11-02
上传用户：谁偷了我的麦兜
IEEE 802.3 Cyclic Redundancy Check参考设计，xilinx提供
标签： Redundancy Cyclic 802.3 Check
上传时间： 2015-04-14
上传用户：ukuk
DDR（双速率）SDRAM控制器参考设计，xilinx提供
上传时间： 2014-11-29
上传用户：
ZBT SRAM控制器参考设计，xilinx提供，（ZBT SRAM是一种高速同步SRAM）
上传时间： 2015-04-14
上传用户：凤临西北
ZBT SRAM控制器参考设计，xilinx提供的VHDL源代码
上传时间： 2013-12-14
上传用户：sjyy1001
USB接口控制器参考设计，xilinx提供的VHDL源代码
上传时间： 2014-10-28
上传用户：tzl1975
CPLD/FPGA是目前诮用最为广泛的两种可编程专用集成电路（ASIC），特别适合于产品的样品开发与小批量生产。本书从现代电子系统设计的角度出发，以全球著名的可编程逻辑器件供应商Xilinx公司的产品为背景，系统全面地介绍该公司的CPLD/FPGA产品的结构原理、性能特点、设计方法以及相应的EDA工具软件，重点介绍CPLD/FPGA在数字系统设计、数字通信与数字信号处理等领域中的应用。 本书内容新颖、技术先进、由浅入深，既有关于大规模可编辑逻辑器件的系统论述，又有丰富的设计应用实例。对于从事各类电子系统（通信、雷达、程控交换、计算机等）设计的科研人员和应用设计工程师，这是一本具有实用价值的新技术应用参考书。本书也可作为高等院校电子类高年级本科生或研究生的教材或教学参考书。
上传时间： 2015-04-16
上传用户：lizhen9880
用8031加载ALtera的FPGA，也可用于Xilinx的FPGA的加载
上传时间： 2014-12-08
上传用户：klin3139
hdl的8051核，不知道好不好用大家试试吧。xilinx公司的核
上传时间： 2013-12-08
上传用户：jcljkh
加法器核，带进位位的，xilinx公司的核，能用
标签： 加法器
上传时间： 2015-05-31
上传用户：gtf1207
