基于Xilinx Vertex4的可综合的二级DCM模块源代码
基于Xilinx Vertex4的可综合的二级DCM模块源代码,可生成400Mhz时钟信号...
基于Xilinx Vertex4的可综合的二级DCM模块源代码,可生成400Mhz时钟信号...
基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码,深度可控...
基于xilinx ISE环境开发的VHDL的NAND flash ECC 实现,eccGen256Byte 文件夹为ECC 产生程序,EccErrLoc文件夹为ECC错误定位程序。...
xilinx提供的verilog_uart源码,适合做串口的人学习...
xilinx BlockRAM 级联,利用Xilinx原语(非IP Core),更大灵活性...