源码文件
#COREGen Project File #Sun Jun 30 09:15:24 CST 2002 overwritefiles=Default blkmemsp_v5_0|Xilinx,\ Inc.|5.0=true sid_v3_1|Xilin…
Xilinx+Spartan3 源代码
汇集 Xilinx+Spartan3 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 50 / 50 页
源码文件
#COREGen Project File #Sat Jun 03 19:19:17 CST 2006 overwritefiles=Default blkmemsp_v5_0|Xilinx,\ Inc.|5.0=true sid_v3_1|Xilin…
源码文件
#COREGen Project File #Thu Oct 30 20:11:38 CST 2008 overwritefiles=Default blkmemsp_v5_0|Xilinx,\ Inc.|5.0=true sid_v3_1|Xilin…
源码文件
. buzz1 buzz1.v f:\实验\xilinx\buzz\buzz1.v
源码文件
. sled sled.v f:\实验例程\xilinx\7led\sled.v
源码文件
#COREGen Project File #Tue Dec 30 19:38:52 CST 2008 overwritefiles=Default blkmemsp_v5_0|Xilinx,\ Inc.|5.0=true sid_v3_1|Xilin…
源码文件
verilog work C:/Xilinx/verilog/src/glbl.v
源码文件
#COREGen Project File #Thu Apr 19 07:15:10 CST 2007 overwritefiles=Default blkmemsp_v5_0|Xilinx,\ Inc.|5.0=true sid_v3_1|Xilin…
源码文件
-y $XILINX/verilog/verplex/unisims -y $XILINX/verilog/verplex/simprims
源码文件
-y $XILINX/verilog/verplex/unisims -y $XILINX/verilog/verplex/simprims