基于FPGA的总线型LVDS通信系统设计
总线型低压差分信号(BLVDS)是一种性能优良的物理层接口标准。本文介绍一种基于总线型LVDS 的通信系统方案,以及利用FPGA 芯片实现系统核心模块的设计方法。该方案可广泛使用在高速
Xilinx+FPGA技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
总线型低压差分信号(BLVDS)是一种性能优良的物理层接口标准。本文介绍一种基于总线型LVDS 的通信系统方案,以及利用FPGA 芯片实现系统核心模块的设计方法。该方案可广泛使用在高速
常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则...
RAKE 接收机是CDMA 系统中实现多径分集的核心器件,它可以分辨出接收信号中不同的多径分量,克服多径衰落,提高系统性能。 本论文简要介绍了直接序列扩频通信及RAKE 接收机的基本概念,在此基础上给出了本文RAKE 接收的系统方案。重点考...
文章介绍了一种在现场可编程门阵列(FPGA)上实现UART 的方法。UART 的波特率可设置调整,工作状态可读取。系统结构进行了模块化分解,使之适应自顶向下(Top-Down)的设计方
本文主要对基于FPGA芯片的椭圆曲线密码算法的实现及优化设计进行了研究。由于点乘运算极大影响了椭圆曲线密码系统的加/解密速度,本文对点乘运算的FPGA设计进行了重点优化。首先比较分析了三种点乘算法,从运算复杂度的角度确定了蒙哥马里算法是...
基于Verilog的FPGA的电子密码锁的设计-Verilog FPGA-based electronic lock design, buttons with image stabilization