单戗堤截流图解法计算程序使用帮助 操作步骤： 一：输入分流能力数据文本文件 文件格式为上游水位，下泄流量 请查看示范文件XL.txt 二：选择计算类型 计算类型有单值计算和自动计算 若选择单值计算，则设置龙口口门宽度 若选择自动计算，则设置龙口口门宽度变化范围 三：设置计算参数 这些参数在程序右下部，请根据工程实际进行输入 四：计算及绘图 选择开始计算，计算结果会呈现在程序界面上 计算后选择绘制曲线，自动生成Excel图表 五：保存结果 选择保存结果可以保存结果为文本文件 您也可以直接保存绘图中生成的Excel文件 选择保存中间数据可以保存龙口泄流能力数据
上传时间： 2014-01-21
上传用户：caozhizhi
C2000LAUNCHXL-F280049C是德州仪器公司Piccolo F28004x系列微控制器的低成本开发板)。 它是围绕TMS320F280049C单片机设计的，突出了控制、模拟和通信外围设备以及集成的非易失性存储器。 发射盘还具有两个独立的助推器包XL扩展连接器，车载控制器区域网络(CAN)收发器，5V编码器连接器，FSI连接器，和一个车载XDS110调试探头。
标签： C2000
上传时间： 2022-01-05
上传用户：hxd
本小程序可方便计算mXL,xXL,XL,t系列,htdxm,stpd等各型同步轮的节距,节径,外径底径,是设计的好帮手!!
标签： 同步带
上传时间： 2022-01-21
上传用户：ddk
施耐德PLC编程仿真软件Unity Pro XL V7.0 120823C（中文） ，针对Quantum、Premium、M340 高性能可编程控制器的编程和配置软件。
上传时间： 2022-06-07
上传用户：突破自我
有些人喜欢收集棒球卡片，老的车辆杂志，或是橡皮小鸭，但我喜欢收集Verilog书籍。从1989年那个三孔活页夹中保存的Gateway VERILOG-XL Reference Manual Versionl.5a复印本开始，那时的Verilog很简单，其中只包含了一种过程狱值（那时的语言并没有包含非阻塞赋值），它很难让我们相信有一天能够使用它来设计芯片，我们可以在VAX或是昂贵的Apollo工作站上进行仿真.从那开始我购买了相当多的Verilog书籍，其中包含了少量的综合书籍，还有一份介绍硬件描述语言历史的文本，其中的一小部分介绍了VHDL，这些书籍中大部分都是关于Verilog.但有趣的是，我并没有花很多时间来阅读它们，它们只是被搁置在书架上，我承认书架上摆满了关于Verilog的书籍时，是一件令人骄傲的事情，但目光如矩的参观者能发现它们都是全新的从未被阅读过，拥有未使用过和未阅读过的书籍都是无意义的，另一方面让我沮丧，从这些书籍中只能找到很少一部分，对于工程师有价值的内容，我能否找到一本需天天使用的书籍，有利于我入门以及在工作中及时参阅。Stu和Don编写的就是这祥一本书，了解这些技巧我花费了很多年的时间，其中内容甚至让我怀疑，自己是否了解Verilog，在这本能提供帮助和有价值的书籍中，给出的一些知识点都是经过提炼的，相信你不会感到沮丧。如果你是一个老手，验证这些技巧也需通过相当困难的方式，但你可笑着对自己说：“好的，我找到它了”如果你是新手，快点跟随两位专家开始学习吧，不要犹豫快点来参加两位绅士提供的一次培训课程，我保证你不会遗憾.我最喜欢的陷辨是第65条：循环是无限的，为什么？可以构建一个调试它的环境，相信我，如果建模错误会引发芯片损坏时，你就不会忘记错误为什么会出现？可惜这本书我没有早点遇到，无疑你是幸运的，把这本书放在手边，经常参阅，它可帮助你解决所有的模型编译和项目设计的困难。
标签： verilog systemverilog
上传时间： 2022-06-30
上传用户：lijumiao
Allegro转pads的方法REV1实现转换，需要以下要求：1.Cadanc的PCB editor在至少XL版本以上，PADS版本必须在9.3（9.31肯定可以）以上，转换步骤1准备好要转换的allegro文件***.brd，如下：1.1复制文件夹MentorGraphics\9.3.1PADSISDDHOME\translators\skil scripts的**il文件全部复制到目录CadencelSPB_DATAlpcben\文件夹下；如下所示：1.2：创建一个新文件夹例如（……myboards_<boardlD>）；并复制你想转换的 allegro PCB文件（.brd）文件到该目录下。使用allegro PCBEditor软件打开brd设计文件，并在命令提示符窗口进入这些命令行：命令>”dfl_main包括引号）实际发现要用如下的命令：命令1：skill load（"D:ISPB Datallpcbenlldflmain.il"）其中的D:ISPB_Datallpcbenildfl_main.il这个是指dfl_main.il文件的路径。命令2：main out如下图所示：
上传时间： 2022-07-22
上传用户：20125101110
Cadence公司出品，很好的Verilog/VHDL仿真工具，其中NC-Verilog 的前身是著名的Verilog仿真软件：Verilog-XL，用于Verilog仿真；NC-VHDL,用于VHDL仿真；NC-Sim,是Verilog/VHDL混合语言仿真工具
上传时间： 2013-07-21
上传用户：eeworm
