WR
共 72 篇文章
WR 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 72 篇文章，持续更新中。
51单片机读写nor flash 读出flash 的ID
51单片机读写nor flash
读出flash 的ID ，存储数据
地址线连接方法：使用573锁存地位地址 p2.0为高位地址，wr与rd控制读写
TP-LINK公司TL-WR941N无线路由器的Bootloader U_BOOT源代码
TP-LINK公司TL-WR941N无线路由器的Bootloader U_BOOT源代码，使用Atheros公司AR913x系列处理器，
This is a source of 13.560MHz RFID card reader for TRH031M as ATMEGA8-16AU MPU. The title is 3Alogi
This is a source of 13.560MHz RFID card reader for TRH031M as ATMEGA8-16AU MPU.
The title is 3Alogics TRH031M 13.56MHz RFID Reader V1.0.
project : RFID Reader V2.0
Target : MEGA8-16AU
Crystal: 1
嵌入式FAT16文件系统源码下载1) 兼容FAT16文件系统
嵌入式FAT16文件系统源码下载1) 兼容FAT16文件系统，长文件名，最大路径长度260个字节,符合Microsoft Longfilename specification。
2) 可移植于各种平台，只需编写sector驱动驱动，共计两个函数：1）read_flash_sector() 2）write_flash_sector()。
3) 文件缓冲功能：1）读文件时，读位置在文件缓冲区内，
本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v)
本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v) ，这样可以有一个完整的EEPROM的控制模块和测试文件，本文件通过测试。
单片机控制大型彩色液晶程序 TFT6448-256彩色液晶显示 接线说明 1~2 3~4 5 ~ 12 13(RD) 14(WR) VCC GND P1.0~7 P3.7 P3.6 15(CS
单片机控制大型彩色液晶程序 TFT6448-256彩色液晶显示 接线说明
1~2 3~4 5 ~ 12 13(RD) 14(WR)
VCC GND P1.0~7 P3.7 P3.6
15(CS) 16(A0) 17(A1) 18(A0) 19~20
P3.5 P3.4 P3.3 P3.2 悬空
1) 兼容FAT16文件系统
1) 兼容FAT16文件系统，长文件名，最大路径长度260个字节,符合Microsoft Longfilename specification。
2) 可移植于各种平台，只需编写sector驱动驱动，共计两个函数：1）read_flash_sector() 2）write_flash_sector()。
3) 文件缓冲功能：1）读文件时，读位置在文件缓冲区内，则可直接读文件缓冲
selects the mux channel and configures the MAX197 for second write pulse, written with ACQMOD = 0,
selects the mux channel and configures the MAX197 for
second write pulse, written with ACQMOD = 0, termi-
either unipolar or bipolar input range. A write pulse (WR
nates acquisition and starts conv
selects the mux channel and configures the MAX197 for second write pulse, written with ACQMOD = 0,
selects the mux channel and configures the MAX197 for
second write pulse, written with ACQMOD = 0, termi-
either unipolar or bipolar input range. A write pulse (WR
nates acquisition and starts conv
TL-WR842N V4.0升级软件20140528
TL-WR842N V4.0升级软件20140528
wr_workbench_vxworks_users_guide_2.6.pdf workbench2.6的资料
wr_workbench_vxworks_users_guide_2.6.pdf
workbench2.6的资料
wr_net_stack_vxworks_6_programmers_guide_3.1.pdf 继续发几个常用的guide
wr_net_stack_vxworks_6_programmers_guide_3.1.pdf
继续发几个常用的guide
1)兼容FAT16文件系统
1)兼容FAT16文件系统，长文件名，最大路径长度260个字节,符合Microsoft Longfilename specification。
2)可移植于各种平台，只需编写sector驱动驱动，共计两个函数：1）read_flash_sector() 2）write_flash_sector()。
3)文件缓冲功能：1）读文件时，读位置在文件缓冲区内，则可直接读文件缓冲区，不需要读物理磁盘；
m16+cp2200组成的网络接口。 m16使用内部RC振荡8M
m16+cp2200组成的网络接口。
m16使用内部RC振荡8M，如果要提高主频，请注意修改模拟总线读函数。
cp2200模块使用www.icdev.com.cn的，更改pin44连接VCC，即总线复用方式，地址数据复用。
软件编写使用avrstudio4.12+sp4+winavr（avrstudio自带的winavr嵌入方式）。
硬件连接：
m16 | cp2200
PORTA |
VIP专区-嵌入式/单片机编程源码精选合集系列（109）
<b>VIP专区-嵌入式/单片机编程源码精选合集系列（109）</b><font color="red">资源包含以下内容：</font><br/>1. 包括汇编和c++编写的万年历.<br/>2. FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用
双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读
三菱FX-PLC的通讯协议参考(含有源码)
三菱FX-PLC 的通讯协议参考(含有源码):三菱FX 系列PLC 专用协议通信指令一览<BR>FX 系列PLC 专用协议通信指令一览<BR>以下将详细列出PLC 专用协议通信的指令<BR>指令 注释<BR>BR 以1 点为单位，读出位元件的状态<BR>WR 以16 点为单位，读出位元件的状态，或以1 字为单位读出字元件的值<BR>BW 以1 点为单位，写入位元件的状态<BR>WW 以16 点为单
单片机百科知识大全
<P><STRONG>单片机百科知识大全</STRONG></P>
<P>MCS-51单片机的特点<BR>单片机（MICROCONTROLLER，又称微控制器）是在一块硅片上集成了各种部件的微型机算计，这些部件包括中央处理器CPU、数据存贮器RAM、程序存贮器ROM、定时器/计数器和多种I/O接口电路。</P>
<P>片内并行接口<BR>P0：常用功能（数据/低8位地址）<BR>单片机 P1：常用
查找字符串 TABLE DB "ABCDEFGHIKLMNOPQRSTUVWYZ" STR1 DB "Please enter a string:",0DH,0AH,"$" STR2 DB "Wr
查找字符串 TABLE DB "ABCDEFGHIKLMNOPQRSTUVWYZ"
STR1 DB "Please enter a string:",0DH,0AH,"$"
STR2 DB "Wrong! The string is too long!"$"
The Hardware folder contains the following files:- 1) Sram_Interface.bit -----------------> Bi
The Hardware folder contains the following files:-
1) Sram_Interface.bit -----------------> Bitstream File
2) Sram_Interface.ucf -----------------> UCF File
3) Sram_Interface.vhd ------
This packet is a IS-95 baseband simulation for 1 data channel of 9.6 KBps rate. The simulation is wr
This packet is a IS-95 baseband simulation for 1 data channel of 9.6 KBps rate. The simulation is written for static channel and AWGN noise.
The packet include:
1) Packet Builder (Viterbi Encoding