Viterbi译码

接收到的符号首先经过解调器判决，输出0、1码，然后再送往译码器的形式，称为硬判决译码。即编码信道的输出是0、1的硬判决信息。

资源总数

500

Viterbi译码热门资料

查看全部 500 份 →

138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式

2023-02-16 1 Viterbi译码

本文使用Verilog 实现一个简单的3-8 译码器，并在硬件上验证，供FPGA 初学者参考。

2024-12-31 7 Viterbi译码

2013-12-24 36 Viterbi译码

802.3an ldpc码编码、译码设计，使用VERILOG hdl语言编写，包括测试代码，

2014-01-08 186 Viterbi译码

卷积码的编码和译码，采用维特比译码，并且给出了编码和未编码的性能比较.

2013-11-25 90 Viterbi译码

2013-12-20 146 Viterbi译码

turbo 码matlab编译码程序，包括map和siso译码算法

2015-06-21 128 Viterbi译码

2013-12-25 48 Viterbi译码