PDF文档
digital phase_division Verilog
Verilog 技术资料
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gate…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 9 / 50 页
源码文件
mancher_code Verilog example
源码文件
verilog程序，实现两个16bit数乘法，采用booth算法，基于状态机实现，分层次为datapath和controller两个子模块，testBench测试通过
电路图纸
verilog实现，UDP描述带有异步复位的正边沿触发D触发器，test测试通过
电子书籍
verilog实现，串转并通过fifo再并转串，可以满足输入速率自由输出的一半时，输出仍可持续发送
源码文件
Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。
源码文件
Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。
源码文件
Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。
源码文件
Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。
源码文件
Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。