本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
Verilog+Code技术资料下载专区,收录6,661份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习
教学管理信息系统 使用ADOCE 3.0开发MIS的完整实例编程 MMIS CODE为源文件 Related Doc为相关文件 Development Document为开发相关文件备份
本章概述CCS(Code Composer Studio)软件开发过程、CCS组件及CCS使用的文件和变量。 CCS提供了配置、建立、调试、跟踪和分析程序的工具,它便于实时、嵌入式信号处理程序的编制和测试,它能够加速开发进程,提高工作效率...
参考网上的提供的代码,我把uCosII移植到MSP430f149上,分三个任务,分别是485通讯,键盘扫描,LED显示,可供参考!- Refers to code which on-line provides, I transplant u...
格式 [sqnr,a_quan,code]=u_pcm(a,n) 输入样值序列a 、量化电平数目n, 程序计算量化间隔、进行均匀量化、进行编码、计算量化信噪比, 返回量化信噪比squn、编码前的量化序列a_quan、编码后的码序列code...
该代码用硬件描述语言Verilog系统地描述了I2C总线接口的位比特主控转换模型。对学习FPGA和I2C总线接口有极大地帮助。
Verilog HDL硬件描述语言 01简介.PDF 02HDL指南.PDF 03语言要素.PDF 04表达式.PDF 05门电平模型化.PDF 06用户定义原语.PDF 07数据流模型化.PDF 08行为建模.PDF 0...