这是一个通用可编程接口的Verilog代码 这是一个通用可编程接口的Verilog代码，可以设置触发条件，设置为电平方式、边沿方式。可以屏蔽不用的口。 2014-12-07 155 Verilog+Code
一个用verilog实现的fpga上的uart接口模块 一个用verilog实现的fpga上的uart接口模块，包括测试模块和实体，并实现了输出接口和状态接口。 2014-07-19 146 Verilog+Code
FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输 FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用 2014-01-07 131 Verilog+Code
<Verilog HDL 语言编程》 RS(204,188)译码器的设计 <Verilog HDL 语言编程》 RS(204,188)译码器的设计 2013-11-30 69 Verilog+Code