计算机应用中，有时需处理的信息不是数字量，而是一些随时间连续变化的模拟量，甚至是一些非电量，如温度、压力、速度等。模拟量的存储处理困难。首先将非电的模拟信号变成与之对应的模拟电信号，这要通过各种传感器来完成。计算机可处理的信息均是数字量（电脉冲信号）1和0，必须把要处理的模拟电量转换成数字化的电信号，这需要模拟(Analog)与数字(Digital)转换电路。数字到模拟转换:(Digital to Analog Convert, D/A) D/A转换电路是模拟电路加上电子开关。D/A转换电路的核心是一个运算放大器。运算放大器的特性:(Operation Amplifier) K->无穷大， V和->0 传递函数：V0 = -Vi * R0/Ri Ii->0, I和=If梯形R-2R电阻网络D/A转换器Ki受一个8位二进制代码控制 某位为1，对应开关K倒向右边； 某位为0，对应开关K倒向左边。Ki不论倒向哪边，均为接地VA-VH 的电位为： VREF，1/2VREF，..1/128VREFVO= -VREF *（1/2K7+1/4K6+…+1/256K0）V0= -（0-255/256）VREF 8位D/A转换器DAC0830系列器件国家半导体公司（NS)产品，0830、0831、0832。R-2R梯形电阻网络D/A转换器，双缓冲结构。单电源、低功耗、电流建立时间1uS。与微计算机接口方便。8位D/A转换器DAC0830系列器件ILE： 输入锁存允许； WR1#： 加载IN REG； WR2#: 加载DAC REG； XFER#: IN REG传到DAC REG； Iout1,Iout2: 外接OA输入； Rfb: 反馈电阻接OA输出； VREF： 参考电源，控制输出电压变化范围。
标签： AD转换
上传时间： 2013-10-16
上传用户：lu2767
RSM1843 是四线电阻式触摸屏控制芯片。电路是一个12bit 模数转换器（ADC），内置 同步串行数据接口和驱动触摸屏的低阻开关。基准电压（VREF）变化范围从1V 到+Vcc，相 应的输入电压范围为0V 到VREF。电路提供了关断模式，功耗可降低至0.5W。RSM1843 工 作电压能低至2.7V，是电池供电设备的理想选择，可适用于电阻式触摸屏的PDA 等便携设备。
上传时间： 2013-11-19
上传用户：lalalal
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-12
上传用户：han_zh
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-21
上传用户：jjq719719
第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压VREF 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上传时间： 2013-10-18
上传用户：宋桃子
/// ////HVDA高差压差动输入，定时启动，由T2定时//////////////// /////////选择4，5通道为ADC0差动转化通道////////////// /////////仪表为某速度仪，输出Vout:0-10V,且带有参考电压输出VREF:5V//// /////////仪表特性:Vout-VREF与速度成线性关系，量程为-1m/s至1m/s/////// /////////对于电压超过3.6V的AD转化，只能采用HVDA通道//////////////// /////////仪表输出端与HVAIN+相连，仪表参考电平输出与HVAIN-相连//// /////////HVREF端与1V相连(可由DAC输出产生)////////////////////////// ///////////HVCAP连接30pf，滤波转折频率在1KHZ左右////////////////// /////////程序中对速度积分求取位移////////////////////////////////////// //////HVDA.c
上传时间： 2014-01-25
上传用户：zwei41
ADI公司的200MPS高速16BIT AD的源码，注意VREF和VDD分开。
上传时间： 2014-01-19
上传用户：caozhizhi
ADC0809是带有8位A/D转换器、8路多路开关以及微处理机兼容的控制逻辑的CMOS组件。它是逐次逼近式A/D转换器，可以和单片机直接接口，从ADC0809的通道IN3输入0－5V之间的模拟量，通过ADC0809转换成数字量在数码管上以十进制形成显示出来。ADC0809的VREF接＋5V电压
上传时间： 2016-03-29
上传用户：asasasas
从ADC0809的通道IN3输入0－5V之间的模拟量，通过ADC0809转换成数字量在数码管上以十进制形成显示出来。ADC0809的VREF接＋5V电压
上传时间： 2017-09-14
上传用户：hzy5825468
卡尔曼滤波在AVR单片机的应用，引脚接法：PC1 (ADC1) Y Accel (Pin 8) PC2 (ADC2) Z Accel (Pin 7) PC3 (ADC3) X Rate (Pin 3) PC4 (ADC4) Y Rate (Pin 4) PC5 (ADC5) VREF (Pin 5)
上传时间： 2013-12-13
上传用户：dengzb84
