中科院研究生院VLSI测试课程课件，VLSI TEST PRINCIPLES AND ARCHITECTURES Design for Testability，搞好测试必看。
上传时间： 2014-09-03
上传用户：ANRAN
有用_二维离散余弦变换的VLSI实现及IP软核设计
上传时间： 2016-05-07
上传用户：水中浮云
数字存储器和混合信号超大规模集成电路 本书系统地介绍了数字、存储器和混合信号VLSI系统的测试和可测试性设计。该书是根据作者多年的科研成果和教学实践，结合国际上关注的最新研究热点并参考大量的文献撰写的。全书共分三个部分。第一部分是测试基础，介绍了测试基本概念、测试设备、测试经济学和故障模型。第二部分是测试方法，详细论述了组合和时序电路的测试生成、存储器测试、基于DSP和基于模块的模拟与混合信号测试、延迟测试和IDDQ测试等。第三部分是可测试性设计，包括扫描设计、BIST、边界扫描测试、模拟测试总线标准和基于IP芯核的SOC（System on a chip）测试。
上传时间： 2013-11-26
上传用户：hullow
一本VLSI设计的好书，使用VHDL语言描写。很有参考价值
标签： VLSI
上传时间： 2014-01-16
上传用户：youmo81
这篇文章介绍了VLSI的前沿技术,以及发展趋势,这是我们老板的自然科学基金项目文章,很值得一看
上传时间： 2014-01-09
上传用户：hoperingcong
定时电路设计问题：定时电路是一个VLSI 芯片的关键部件，这里给出一个定时电路的 简单模型：一棵具有n 片树叶的完全平衡二叉树（其中，n 是2 的幂）。这颗树的每条 边e 有一个对应的长度le（le>0）。从根到一片给定树叶的距离是从根到这片树叶的路径 上的所有边的长度之和。 根产生一个时钟信号，它沿着这些边传播到树叶，信号到达一片给定树叶所用的时间是 与从根到这片树叶的距离成比例的。如果所有的树叶到根的距离都不相同，那么信号不会在同一时间到达树叶，这是定时电 路设计中的一个大问题，我们需要树叶完全同步，全都同时接受这个信号，为做到这一 点，我们将不得不增加某些边的长度，以使得所有根到树叶的路径有同样的长度，如果 我们达到这个要求，那么这棵树（带有它的新边长）将称为零倾斜的。我们的优化目标 是以某种保持所有边长之和最小的方式达到零倾斜。给出了一个增长某些边长的算法，使得得到的树有零倾斜并且总边长最小。
上传时间： 2016-08-28
上传用户：zhangyi99104144
AVR(Atmel)+VS1003(VLSI) Easy MP3 Player
上传时间： 2014-01-06
上传用户：BIBI
Design and VLSI implementation of a digital audio-specific DSP core for MP3_AAC
标签： implementation audio-specific digital Design
上传时间： 2016-10-21
上传用户：ljmwh2000
The ElectricTM VLSI Design System is an open-source Electronic Design Automation (EDA) system that can handle many forms of circuit design, including: * Custom IC layout * Schematic Capture (digital and analog) * Textual Languages such as VHDL and Verilog
标签： Design open-source ElectricTM Automation
上传时间： 2013-12-18
上传用户：daguda
VHDL Bible. It is a must read for any front end VLSI designer.
上传时间： 2017-04-06
上传用户：kikye
