高速Viterbi译码器的FPGA实现.rar
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论上约提升一倍。加一比一选单元是...
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论上约提升一倍。加一比一选单元是...
本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的一些经典算法,对这些算法的硬件结...
实现MB-OFDM UWB 中的Viterbi译码功能; 包括自己编写的viterbi译码模块和调用matlab内部viterbi译码模块的代码和调试代码; 内嵌了各种去打孔的代码,所有MB-OFDM中可能的形式;...
论文格式,内含Viterbi编解码器的完整vhdl代码,文件为.nh格式...
viterbi译码器的一种fpga实现.是一个cs252\r\n的project的result\r\n供大家研究用...