VITERBI
共 251 篇文章
VITERBI 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 251 篇文章，持续更新中。
基于FPGA的CDMA基站基带系统
移动通信是目前通信技术中发展最快的领域之一，CDMA技术凭借其良好的抗噪性、保密性和低功率等优势成为第三代移动通信的关键技术。目前大规模可编程逻辑器件FPGA为CDMA移动通信系统的设计提供了新的技术手段。 本文在深入分析CDMA通信系统的原理和特点的基础上，提出了CDMA基站基带系统的总体设计方案，论述了CDMA基站基带系统前向链路和反向链路中各个信号处理模块的工作原理，对CRC编码模块、卷积编
基带芯片中Viterbi译码器的研究与实现
基于对传统Viterbi 译码器的分析和对改进的Viterbi 算法理论的修正，提出了一种<BR>新的Viterbi 译码器的实现方法。通过对路径度量值的深入分析和对回溯信息的重新编码，在不增加硬件实
OFDM系统中信道编码的FPGA实现及降低峰均比的研究
低压电力线通信(PLC)具有网络分布广、无需重新布线和维护方便等优点。近年来，低压电力线通信被看成是解决信息高速公路“最后一英里”问题的一种方案，在国内外掀起了一个新的研究热潮。电力线信道中不仅存在多径干扰和子信道衰落，而且还存在开关噪声和窄带噪声，因此在电力线通信系统中，信道编码是不可或缺的重要组成部分。 本文着重研究了在FPGA上实现OFDM系统中的信道编解码方案。其中编码端由卷积码编码器和交
（2，1，9）软判决Viterbi译码器的设计与FPGA实现
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上
高速Viterbi译码器的FPGA实现
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然
Viterbi译码器的FPGA实现技术研究
近年来随着大规模集成电路工艺水平的提高,人们在维特比算法及其硬件实现方面作了大量的研究工作.该文详细阐述了最大似然译码和维特比译码算法.在深入分析维特比译算法的基础上,对其进行改进,提出了SMDO法,并对其进行了存储量是传统方法的一半,译码延迟比传统方法小(L-1)倍,仿真结果也证明了其正确性.本维特比译码器的硬件采用了先进的现场可编程门阵列(FPGA),文中首先对本设计使用的FPGA器件及开发工
ViterbiDec
viterbi译码算法的matlab源代码-viterbi decoding algorithm matlab source code
UWB中Viterbi译码器的FPGA设计与实现
超宽带(UwB)是一种采用ns级脉冲信号宽度、占用GHz级信号频谱、发送功率极低、适用于短距离的无线通信技术.以高分辨率、高截获率、信息含量大和能探测隐蔽目标等优点而成为无线通信领域研究和开发的一个热点.由于超宽带信号发射功率低、信息含量大,容易受到各种干扰,因此降低数据传输的误码率,提高通信的抗干扰能力是一个关键问题,通常采用信道编码来提高通信系统信息传输的可靠性.UWB系统采用IEEE 802
IEEE80211a物理层关键技术研究——FIR滤波器与Viterbi译码器的FPGA实现
无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故障等特点.该文对无线局域网的主流协议IEEE 802.11a的物理层实现技术进行了系统的研究和分析,并采用可编程ASI
卷积码的Viterbi高速译码方
讲述了卷积码的详细实现过程，十分具有参考意义。
DVB信道编解码算法研究与FPGA实现
随着人们对于数字视频和数字图像的需求越来越大，数字电视广播和手机电视迅速发展起来，但是人们对于数字图像质量的要求也越来越高。对于观众来讲，画面的质量几乎是最为重要的，然而由于信道传输特性不理想和加性噪声的影响，不可避免地会产生误码，导致图像质量的下降，甚至无法正常收看。因此，为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中，无论是卫星传输，电缆传输
diff_viterbi_decode
viterbi 译码，不是个人随便写出的东西到处乱发，是公司内部产品
viterbi1
基于matlab的卷积码编码译码程序，内附说明文档-Matlab
viterbi.rar
一种基于FPGA的Viterbi译码器一种基于FPGA的Viterbi译码器
一种改进的步态识别方法
步态识别通过人体走路的姿势来识别人的身份。近年来，步态作为一种生物特征识别技术备受计算机视觉研究者的关注。对某个人的一个步态序列利用动态Viterbi算法得到一个样本姿态序列，对其多个步态样本姿态序列
OFDM系统中信道编码的FPGA实现及降低峰均比的研究
低压电力线通信(PLC)具有网络分布广、无需重新布线和维护方便等优点。近年来，低压电力线通信被看成是解决信息高速公路“最后一英里”问题的一种方案，在国内外掀起了一个新的研究热潮。电力线信道中不仅存在多径干扰和子信道衰落，而且还存在开关噪声和窄带噪声，因此在电力线通信系统中，信道编码是不可或缺的重要组成部分。 本文着重研究了在FPGA上实现OFDM系统中的信道编解码方案。其中编码端由卷积码编码器和交
维特比译码的FPGA实现
卷积编码是深空通信系统和无线通信系统中常用的一种编码方式。Viterbi码算法是卷积码的一种最大似然译码算法，它按照最大似然译码准则，在网格图上找出一条最大似然路径来得到译码结果。本设计的主要内容是3比特软判决Viterbi译码器的FPGA实现，设计是采用硬件VHDL语言来完成，并在ModelSim和Quartus Ⅱ软件环境下进行编译和仿真。在论文中介绍了Viterbi译码器的各模块的各种算法，
全并行Viterbi译码器的FPGA实现
本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的一些经典算法，对这些算法的硬件结构设计进行优化并利用FPGA实现，而后在QuartusⅡ平台上对各模块的实现进行仿真以及在Matla
软件无线电中用FPGA实现信道纠错码的设计
软件无线电是近几年来提出的一种实现通信的新概念和体制。它的核心是：将宽带A/D和D/A变换器尽可能地靠近天线，各种功能尽可能地采用软件进行定义。因此它具有很强的灵活性、开放性和兼容性，是目前研究的热点。 本文将对软件无线电的编译码部分加以叙述，提出了在VHF/UHF软件无线电接收/发送样机中的编译码方案及其具体的实现方法。该部分包括发射端的汉明(8，4，4)编码、RS(100，81)编码、卷积(
FPGASOPC技术在数字通信系统中的应用研究.rar
本文在介绍了FPGA与SOPC相关技术的基础上,系统地研究了FPGA/SOPC技术在数字通信系统中的应用情况. 论文首先从IP核的具体应用方面展开研究.由Altera公司的lP核NCO2.3.0提供QPSK高稳定度的数字正弦信号,实现了一种QPSK高性能数字调制器,结果表明,基于NCO的QPSK数字调制器极大地改善了无杂散动态范围SFDR及信噪比SNR,有效地降低了FPGA的硬件开销, QPSK工