基于VHDL语言的卷积码编解码器的设计
本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。...
本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。...
VHDL写的51单片机内核,实现51的全部工能,学习开发FPGA的参考资料。-...
电子工业出版社, 林明权等编著,本书在简要介绍VHDL的语法和基本逻辑电路设计技巧的基础之上,完整地给出了七个数字控制系统设计范例,此文档节选其中的第4章-电子钟,以及第5章-红绿灯交通信号系统。...
Cadence公司出品,很好的Verilog/VHDL仿真工具,其中NC-Verilog 的前身是著名的Verilog仿真软件:Verilog-XL,用于Verilog仿真;NC-VHDL,用于VHDL仿真;NC-Sim,是Verilog/VHDL混合语言仿真工具...
This application note provides a functional des cription of VHDL and Verilog source code for a...