VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数
3,086

VERILOG 热门资料

难得一见的FSK调制完整Verilog实现，涵盖核心算法与仿真验证，适合通信系统开发与数字信号处理学习。

2026-02-27 2 VERILOG

基于实际项目验证的Verilog D触发器实现，结构清晰、逻辑严谨，适用于数字电路设计与验证。工程师必备的模块化代码库，支持EDA工具快速集成与测试。

2026-03-03 1 VERILOG

基于Verilog实现的正弦波ROM生成方案，采用定点数算法优化波形精度，适用于数字信号发生器设计。支持直接集成至FPGA开发流程，提升系统信号生成效率。

2026-03-04 3 VERILOG

基于Verilog实现的AD7656状态机设计，包含完整逻辑描述与接口控制方案，适用于高速ADC数据采集系统开发。

2026-03-16 2 VERILOG

基于Verilog实现的DDS模块，具备低功耗、高分辨率和快速转换特性，适用于通信与测试设备开发，可直接用于生产环境的数字信号生成方案。

2026-03-17 1 VERILOG

适用于数字电路设计教学与自学，周立功教授通过实际项目讲解Verilog语法与应用，帮助学生快速掌握硬件描述语言核心概念，提升实践能力。

2026-03-18 2 VERILOG

涵盖数字系统设计核心逻辑的Verilog示例程序，包含完整模块实现与测试代码，适用于实战开发与教学参考。

2026-03-21 2 VERILOG