VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,086 份资源

VERILOG 热门资料

PDF文档

verilog基础练习，介绍怎样编写测试文件和仿真...

34 次下载
PDF文档

Verilog编程规范，好东西大家一起分享，一起学习...

89 次下载
PDF文档

利用verilog语言，设计分频器，很不错的参考资料...

117 次下载
PDF文档

Verilog详细教程，内容很丰富，可以作为入门教程来学习...

8 次下载

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]