VERILOG

VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

3,100 份资源

VERILOG 热门资料

PDF文档

基于Verilog的QDRII+设备模型,支持4字突发、x18数据宽度及2.5周期延迟,适用于高速存储接口设计。包含完整测试环境与验证向量,提升开发效率。...

1 次下载
PDF文档

适用于数字电路设计教学与实验,基于Verilog实现的交通灯控制系统,支持Quartus II开发环境,便于学生理解时序逻辑与状态机设计。...

1 次下载
PDF文档

难得一见的Verilog实现DDS完整代码,涵盖信号生成核心逻辑与波形控制机制,适用于FPGA开发与数字信号处理实践。...

1 次下载
PDF文档

经过实际项目验证的CORDIC算法Verilog实现,适用于数字信号处理和硬件加速场景。代码结构清晰,性能稳定,是工程师开发FPGA应用的实用工具包。...

2 次下载
PDF文档

基于Verilog实现的UART通信模块,包含时钟分频与收发逻辑,结构清晰便于移植,适用于数字系统设计与串口通信开发。...

1 次下载
PDF文档

适用于嵌入式传感器数据采集项目,提供MPU6050的Verilog实现代码,可直接用于FPGA开发中进行姿态检测与运动控制。代码结构清晰,便于功能扩展与模块化集成。...

1 次下载