VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,100 份资源

VERILOG 热门资料

PDF文档

verilog语言学习，讲述基本语法以及代码，提供例子供各位学习...

8 次下载
PDF文档

该文档为DE2开发板的sdram官方verilog例程，具有一定参考价值...

8 次下载
PDF文档

8位的串行外设接口，用状态机的方法编写的verilog代码，适合在QUARTUS等平台中使用...

2 次下载
PDF文档

几个较基础和实用的Verilog代码，适于初学者使用...

7 次下载
PDF文档

学习Verilog不可或缺的实例；全部是可综合的rtl级描述，建议初学者去下载看看。对你非常有帮助...

3 次下载
PDF文档

大量verilog例程，适合于初学者的学习...

1 次下载
PDF文档

Verilog设计进阶教程，初学者适用，！！！！！！！！...

7 次下载
PDF文档

Verilog入门教程，绝对超值 刚起步的人可以来看看...

6 次下载

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]