VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,100 份资源
源代码 6,383

VERILOG 热门资料

查看全部 3,100 份 →
PDF文档

自己写的基于verilog语言的倒计时，可以实现效果的，希望能帮到大家...

9 次下载
PDF文档

带异步清0、异步置1 的D 触发器实现，工程均已建好，可以直接在quartus2中运行...

6 次下载
PDF文档

该电子书内容十分详细，有十多个章节，包含内容全面，对于verilog语言学习大有帮助...

10 次下载
PDF文档

这份由北京大学提供的Verilog课件（PDF版）是学习硬件描述语言Verilog的理想选择，特别适合初学者快速掌握数字电路设计的基础。内容涵盖了从基础语法到高级应用的全面知识，通过实例讲解帮助理解抽象概念。无论你是电子工程专业的学生还是希...

1 次下载
PDF文档

直接应用于FPGA项目的Verilog图像中值滤波算法，经过多次实际项目验证，确保高效稳定。适用于需要实时处理和噪声抑制的场景，如视频流处理或图像预处理。代码结构清晰，易于集成到现有系统中。...

2 次下载

VERILOG 源代码

查看全部 6,383 份 →
verilog+
verilog
verilog
verilog+
verilog
verilog

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]