VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,100 份资源
源代码 6,383

VERILOG 热门资料

查看全部 3,100 份 →
PDF文档

此算法是svpwm算法的verilog实现，可以用于电机、电子变换等。。。。...

6 次下载
PDF文档

来自特权同学的例程 用于检测按键检测及除抖 适合初学者学习...

4 次下载
PDF文档

本代码自己产生一个指令然后计算出他的CRC校验码，通过串口发送到计算机串口调试助手显示。...

1 次下载

VERILOG 源代码

查看全部 6,383 份 →
verilog+
verilog
verilog
verilog+
verilog
verilog

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]