a divider design based on verilog language
a divider design based on verilog language...
VERILOG技术资料
资源总数：3086
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]
VERILOG热门资料
查看全部3086个资源 »VHDL转Verilog的小软件
VHDL转Verilog的小软件，绝对能用。转换效果还可以...
Verilog HDL的入门书籍
Verilog HDL的入门书籍，老外写的，语言简洁，是快速掌握Verilog编程的好教材，大家可以学习下...
arm 7 verilog code used setup soc
arm 7 verilog code used setup soc...
用verilog鉴定10010序列
用verilog鉴定10010序列，用verilog鉴定10010序列...
VERILOG资料分类