VERILOG

VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数
500

VERILOG 热门资料

查看全部 500 份 →

arm7内核的verilog代码,可以综合,虽有几条指令没有实现,但已实现的功能对理解arm体系结构已足够

2016-10-13 197 VERILOG