VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数
500

VERILOG 热门资料

查看全部 500 份 →

基于Verilog HDL实现的数字滤波器，适用于信号处理场景，代码结构清晰、可直接用于生产环境的FIR滤波模块，经过多个项目验证，具备良好的稳定性和可移植性。

2026-03-03 3 VERILOG

帮助开发者快速上手异步FIFO设计，提供可配置数据位宽和地址位宽的Verilog实现，适用于跨时钟域的大批量数据传输场景。掌握异步通信核心机制，提升数字系统设计效率。

2026-03-05 1 VERILOG

基于Verilog实现的TLC2543 IP核，支持11通道ADC采集，12位精度，提供8位并行输出接口，适用于高速数据采集系统设计。

2026-03-07 3 VERILOG

采用模块化设计思想，融合 Verilog 语法与语义的深度解析，提供硬件设计实践中的高效参考。基于 IEEE 标准实现，兼顾可读性与专业性，适合快速上手与深入理解。

2026-03-20 3 VERILOG

一本面向初学者的Verilog经典教材，由夏宇闻编写，系统讲解数字逻辑设计基础与Verilog语法应用，适合FPGA开发入门与实践参考。

2026-03-22 1 VERILOG