VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,161 份资源
源代码 10,000

VERILOG 热门资料

查看全部 3,161 份 →
PDF文档

verilog例子，有130多个，值得参考，新手很有帮助...

102 次下载 kiklkook
verilog
PDF文档

Verilog例程，非常简单详细。通俗易懂，没有基础或是稍微有基础的很适合。...

197 次下载 一诺88
Verilog
PDF文档

使用verilog，键盘输入，显示其扫描码在数码管上。...

39 次下载 清风冷雨
verilog
PDF文档

verilog实例，用verilog模块例化方式设计一个60S的定时器。...

77 次下载 lvzhr
verilog

VERILOG 源代码

查看全部 10,000 份 →
verilogʵ
verilog
verilog
verilog
verilog
verilog

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

相关技术领域： Verilog 教程 语言 verilog 代码 范例 举例 watchdog with